EDA技术与VHDL 第3版PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与VHDL 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　概述1

1.1 电子设计自动化技术及其发展1

1.2　电子设计自动化应用对象2

1.3　VHDL4

1.4　EDA的优势5

1.5　面向FPGA的开发流程6

1.5.1 设计输入6

1.5.2　综合7

1.5.3 布线布局（适配）8

1.5.4　仿真8

1.5.5　下载和硬件测试8

1.6　Quartus Ⅱ概述9

1.7　IP核10

1.8　EDA技术的发展趋势12

第2章　PLD硬件特性与编程技术14

2.1　PLD概述14

2.1.1 PLD的发展历程14

2.1.2　PLD的分类15

2.2　低密度PLD可编程原理16

2.2.1 电路符号表示17

2.2.2　PROM18

2.2.3 PLA19

2.2.4　PAL20

2.2.5　GAL21

2.3　CPLD的结构与可编程原理22

2.4　FPGA的结构与工作原理25

2.4.1　查找表逻辑结构25

2.4.2　Cyclone系列器件的结构与原理26

2.5　硬件测试技术31

2.5.1　内部逻辑测试31

2.5.2　JTAG边界扫描测试32

2.6　FPGA/CPLD产品概述33

2.6.1　Lattice公司CPLD器件系列33

2.6.2　Xilinx公司的FPGA和CPLD器件系列33

2.6.3 Altera公司的FPGA和CPLD器件系列34

2.6.4　Actel公司的FPGA器件37

2.6.5　Altera公司的FPGA配置方式与配置器件37

2.7　编程与配置37

2.7.1　JTAG方式的在系统编程38

2.7.2　使用PC并行口配置FPGA39

2.7.3　FPGA配置器件40

第3章　VHDL基础42

3.1 VHDL基本语法42

3.1.1　组合电路描述42

3.1.2　VHDL结构44

3.2　时序电路描述48

3.2.1　D触发器48

3.2.2　时序描述VHDL规则49

3.2.3 时序电路的不同表述方法53

3.3　全加器的VHDL描述55

3.3.1　半加器描述55

3.3.2　CASE语句57

3.3.3　例化语句59

3.4　计数器设计60

3.5 一般计数器的VHDL设计方法63

3.5.1 相关语法64

3.5.2　程序功能分析64

3.5.3　移位寄存器设计66

3.6　数据对象67

3.6.1 常数67

3.6.2　变量68

3.6.3　信号68

3.6.4　进程中的信号赋值与变量赋值70

3.7　IF语句概述77

3.8　进程语句归纳79

3.8.1　进程语句格式80

3.8.2　进程结构组成80

3.8.3　进程要点81

3.9　并行赋值语句概述83

3.10　双向和三态电路信号赋值84

3.10.1　三态门设计84

3.10.2　双向端口设计85

3.10.3　三态总线电路设计87

3.11　仿真延时89

3.11.1 固有延时89

3.11.2　传输延时90

3.11.3　仿真δ91

习题91

第4章　Quartus Ⅱ使用方法94

4.1　Quartus Ⅱ设计流程94

4.2　嵌入式逻辑分析仪应用107

4.3 编辑SignalTap Ⅱ的触发信号111

4.4　LPM ROM宏模块应用113

4.4.1　工作原理113

4.4.2　定制初始化数据文件113

4.4.3 定制LPM ROM元件115

4.4.4　完成顶层设计118

4.5　In-System Memory Content Editor应用120

4.6　LPM RAM/FIFO的定制与应用122

4.6.1　LPM RAM定制122

4.6.2　FIFO定制123

4.7　IP核的使用方法124

4.8　原理图电路设计方法127

4.8.1　1位全加器设计127

4.8.2　基于原理图的正弦信号发生器设计129

4.9　LPM嵌入式锁相环调用130

4.9.1　建立嵌入式锁相环元件131

4.9.2　调入顶层设计132

4.9.3　测试锁相环133

4.10　流水线乘法器的混合输入设计134

习题137

实验与设计138

实验4-1 组合电路的设计138

实验4-2　时序电路的设计139

实验4-3　含异步清0和同步时钟使能的加法计数器的设计139

实验4-4　用原理图输入法设计8位全加器139

实验4-5　正弦信号发生器设计140

实验4-6　七段数码显示译码器设计140

实验4-7　数控分频器的设计142

实验4-8　8位十六进制频率计设计143

实验4-9　查表式硬件运算器设计146

第5章　VHDL状态机149

5.1 状态机设计相关语句149

5.1.1　类型定义语句149

5.1.2　状态机的优势151

5.1.3　状态机结构152

5.2　Moore状态机155

5.2.1　多进程状态机155

5.2.2　单进程Moore状态机159

5.3　Mealy状态机161

5.4　状态编码164

5.4.1　直接输出型编码164

5.4.2　顺序编码167

5.4.3　一位热码编码169

5.5　非法状态处理169

5.6　数字方式排除毛刺信号171

5.6.1　延时电路171

5.6.2　去抖动电路173

习题174

实验与设计176

实验5-1　序列检测器设计176

实验5-2　并行ADC采样控制电路实现177

实验5-3　数据采集电路和简易存储示波器设计178

实验5-4 比较器和D/A器件实现A/D转换功能的电路设计180

实验5-5　用状态机设计多功能逻辑笔181

实验5-6　串行ADC采样控制电路设计181

实验5-7　数字温度器件控制电路设计181

第6章　16位CPU设计182

6.1　顶层系统设计182

6.1.1 16位CPU的组成结构182

6.1.2　指令系统设计183

6.1.3　顶层结构的VHDL设计186

6.1.4　软件设计实例189

6.2　CPU基本部件设计191

6.2.1　运算器ALU191

6.2.2　比较器COMP193

6.2.3　控制器CONTROL194

6.2.4　寄存器与寄存器阵列198

6.2.5　移位寄存器SHIFT200

6.2.6　三态寄存器TRIREG202

6.3　CPU的时序仿真与实现202

6.3.1 编辑仿真波形文件203

6.3.2　16位CPU的调试运行206

6.3.3　应用嵌入式逻辑分析仪调试CPU206

6.3.4　对配置器件编程208

6.4　应用程序设计实例208

6.4.1　乘法算法及其实现208

6.4.2　除法算法及其实现209

习题210

实验与设计210

实验6-1 16位计算机基本部件实验210

实验6-2　16位CPU设计综合实验211

第7章　VHDL语句217

7.1 顺序语句217

7.1.1　赋值语句217

7.1.2　IF语句217

7.1.3　CASE语句218

7.1.4　LOOP语句220

7.1.5　NEXT语句221

7.1.6　EXIT语句222

7.1.7　WAIT语句223

7.1.8　RETURN语句226

7.1.9　空操作语句227

7.2　并行语句227

7.2.1　并行信号赋值语句228

7.2.2　实体说明语句231

7.2.3　参数传递说明语句231

7.2.4　参数传递映射语句232

7.2.5　端口说明语句234

7.2.6　块语句结构234

7.2.7　元件例化语句237

7.2.8　生成语句238

7.2.9　REPORT语句242

7.2.10　断言语句243

7.3　属性描述与定义语句245

习题248

实验与设计250

实验7-1　循环冗余校验模块设计250

实验7-2　直流电机驱动电路设计252

实验7-3　步进电机驱动电路设计254

第8章　VHDL结构255

8.1　VHDL实体255

8.2　VHDL结构体255

8.3　VHDL子程序256

8.3.1 VHDL函数256

8.3.2　VHDL重载函数259

8.3.3 VHDL转换函数261

8.3.4　VHDL决断函数263

8.3.5　VHDL过程264

8.3.6　VHDL重载过程266

8.3.7　子程序调用语句266

8.3.8　并行过程调用语句269

8.4　VHDL库270

8.4.1　库的种类271

8.4.2　库的用法272

8.5　VHDL程序包273

8.6　VHDL配置276

8.7　VHDL文字规则276

8.7.1　数字276

8.7.2　字符串277

8.7.3　标识符278

8.7.4　下标名278

8.8　VHDL数据类型279

8.8.1　预定义数据类型279

8.8.2　IEEE预定义标准逻辑位与矢量282

8.8.3　其他预定义标准数据类型282

8.8.4　VHDL数组类型283

8.9　VHDL操作符286

8.9.1　逻辑操作符286

8.9.2　关系操作符288

8.9.3　算术操作符289

习题292

实验与设计293

实验8-1　直接数字式频率合成器设计293

实验8-2　基于DDS的数字移相信号发生器设计298

实验8-3 VGA彩条信号显示控制器设计300

实验8-4　VGA图像显示控制器设计304

第9章　DSP Builder设计初步307

9.1　MATLAB/DSP Builder及其设计流程307

9.2　正弦信号发生器设计310

9.2.1　建立设计模型310

9.2.2　Simulink模型仿真317

9.2.3　SignalCompiler使用方法322

9.2.4　使用ModelSim进行RTL级仿真324

9.2.5　使用Quartus Ⅱ实现时序仿真325

9.2.6　硬件测试与硬件实现327

9.3　DSP Builder层次化设计328

9.4　基于DSP Builder的DDS设计331

9.4.1　DDS模块设计331

9.4.2　FSK调制器设计334

9.4.3 正交信号发生器设计335

9.4.4　数控移相信号发生器设计336

9.4.5　幅度调制信号发生器设计337

9.5　数字编码与译码器设计338

9.5.1　伪随机序列338

9.5.2　帧同步检出340

9.6　硬件环HIL仿真设计342

9.6.1　HIL仿真流程342

9.6.2　FSK的HIL仿真347

9.7　DSP Builder的状态机设计348

9.7.1　FIFO控制状态机设计示例348

9.7.2　状态机设计流程350

习题354

实验与设计355

实验9-1 利用MATLAB/DSP Builder设计基本电路模块实验355

实验9-2　基于DSP Builder的DDS应用模型设计356

实验9-3　编译码器设计实验358

实验9-4　HIL硬件环仿真实验358

第10章　DSP Builder设计深入359

10.1　FIR数字滤波器设计359

10.1.1　FIR滤波器原理359

10.1.2　使用DSP Builder设计FIR滤波器360

10.1.3 使用MATLAB的滤波器设计工具365

10.1.4　使用FIR IP Core设计FIR滤波器371

10.2　VHDL模块插入仿真与设计375

10.3　正交幅度调制与解调模型设计378

10.4　NCO IP核应用380

10.5　基于IP的数字编译码器设计381

10.5.1　RS码381

10.5.2　Viterbi译码382

习题383

实验与设计384

实验10-1　FIR数字滤波器设计实验384

实验10-2　编译码器与调制解调模块设计实验385

实验10-3　HDL Import模块应用实验385

附录A　EDA实验系统简介386

参考文献392