EDA技术与VHDLPDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与VHDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章　概述1

1.1 电子设计自动化技术及其发展3

1.2　电子设计自动化应用对象5

1.3　硬件描述语言6

1.3.1　硬件描述语言VHDL7

1.3.2　硬件描述语言的综合7

1.3.3 自顶向下设计方法9

1.3.4　EDA技术设计流程11

1.4　EDA技术的优势12

1.5　面向FPGA的EDA 开发流程13

1.5.1 设计输入13

1.5.2　HDL综合15

1.5.3　布线布局（适配）15

1.5.4　仿真16

1.5.5　下载和硬件测试16

1.6.1　专用集成电路ASIC设计方法17

1.6　专用集成电路设计流程17

1.6.2　一般设计的流程19

1.7　面向FPGA的EDA开发工具20

1.7.1　设计输入编辑器20

1.7.2　HDL综合器21

1.7.3　仿真器22

1.7.4　适配器（布局布线器）23

1.7.5　下载器（编程器）23

1.8　QuartusⅡ概述24

1.9　IP（Intellectual Property）核25

1.10　EDA技术的发展趋势27

习题28

第2章　PLD硬件特性与编程技术29

2.1　概论31

2.1.1　PLD的发展历程31

2.1.2　PLD的分类32

2.2.1 电路符号表示33

2.2　简单PLD原理33

2.2.2　PROM34

2.2.3　PLA36

2.2.4　PAL37

2.2.5　GAL38

2.3　CPLD的结构与工作原理41

2.4　FPGA的结构与工作原理44

2.4.1　查找表逻辑结构44

2.4.2　Cyclone系列器件的结构与原理45

2.5　硬件测试技术50

2.5.1 内部逻辑测试50

2.5.2　JTAG边界扫描测试51

2.5.3　嵌入式逻辑分析仪54

2.6　FPGA/CPLD产品概述54

2.6.1　Lattice公司的CPLD器件系列55

2.6.2　Xilinx公司的FPGA和CPLD器件系列56

2.6.3　Altera公司FPGA和CPLD器件系列58

2.6.4　Actel公司的FPGA器件61

2.6.5　Altera公司的FPGA配置方式与配置器件62

2.7　编程与配置62

2.7.1　JTAG方式的在系统编程63

2.7.2　使用PC并行口配置FPGA64

2.7.3　FPGA专用配置器件66

2.7.4　使用单片机配置FPGA67

2.7.5　使用CPLD配置FPGA68

习题68

实验与设计69

第3章　VHDL入门71

3.1　简单组合电路的VHDL描述73

3.1.1　多路选择器的VHDL描述73

3.1.2　相关语句结构和语法说明75

3.2　简单时序电路的VHDL描述79

3.2.1　D触发器79

3.2.2　D触发器VHDL描述的语言现象说明80

3.2.3　实现时序电路的不同表述84

3.2.4　异步时序电路设计86

3.3.1 半加器描述和CASE语句87

3.3　含有层次结构的VHDL描述87

3.3.2　半加器描述89

3.3.3　全加器描述和例化语句91

3.4　计数器设计93

3.4.1　4位加法计数器93

3.4.2　整数类型94

3.4.3　计数器设计的另一种表述95

3.5　一般加法计数器设计97

3.5.2　程序分析98

3.5.1　相关语法说明98

3.5.3　含并行置位的移位寄存器设计100

3.6　VHDL语句结构与语法小结101

习题102

第4章　Quartus Ⅱ的HDL输入设计105

4.1　十进制计数器实现流程107

4.1.1 建立工作库文件夹和编辑设计文件107

4.1.2　创建工程107

4.1.3　编译前设置109

4.1.4　全程编译111

4.1.5　时序仿真112

4.1.6　应用RTL电路图观察器115

4.2　引脚设置和下载116

4.2.1　引脚锁定116

4.2.2　配置文件下载118

4.2.3　编程配置器件119

4.3　SignalTapⅡ实时测试120

习题124

实验与设计125

第5章　VHDL深入129

5.1　数据对象及其示例说明131

5.1.1 常数131

5.1.2　变量131

5.1.3　信号132

5.1.4　进程中的信号与变量赋值133

5.2　双向和三态电路信号赋值例解141

5.2.1　三态门设计141

5.2.2　双向端口设计142

5.2.3　三态总线电路设计144

5.3　IF语句概述146

5.4　进程语句归纳149

5.4.1　进程语句格式149

5.4.2　PROCESS组成150

5.4.3　进程要点150

5.5　并行语句例解152

5.6　仿真延时153

5.6.2　传输延时（Transport Delay）154

5.6.1 固有延时（Inertial Delay）154

5.6.3　仿真δ（Simulation Delta）155

习题155

实验与设计156

第6章　图形设计方法163

6.1 设计初步165

6.2　应用宏模块的原理图设计167

6.2.1　测频计数器设计167

6.2.2　频率计主结构电路设计168

6.2.3　时序控制电路设计169

6.2.4　顶层电路设计170

习题171

实验与设计172

第7章　LPM参数化宏模块应用173

7.1　宏功能模块概述175

7.1.1　知识产权（IP）核的应用175

7.1.3　在QuartusⅡ中对宏功能模块进行例化176

7.1.2　使用MegaWizard Plug-In Manager176

7.2　LPM模块应用实例177

7.2.1 电路设计原理177

7.2.2　定制LPM_ROM初始化数据文件178

7.2.3　定制LPM_ROM元件180

7.2.4　完成顶层设计184

7.3　在系统存储器数据读写编辑器应用185

7.4　编辑SignalTapⅡ的触发信号187

7.5　其他存储器模块的定制与应用188

7.5.1　RAM定制188

7.5.2　FIFO定制189

7.6　流水线乘法累加器的混合输入设计190

7.5.3　基于LPM_ROM的4位乘法器设计190

7.7　LPM嵌入式锁相环调用193

7.7.1　建立嵌入式锁相环元件193

7.7.2　测试锁相环194

习题195

实验与设计195

第8章　有限状态机设计技术201

8.1.1　类型定义语句TYPE203

8.1　VHDL一般状态机203

8.1.2　实用状态机的优势205

8.1.3　一般状态机的结构206

8.2　Moore状态机设计209

8.2.1　多进程状态机设计209

8.2.2　单进程Moore状态机设计213

8.3　Mealy状态机设计215

8.4.1　状态位直接输出型编码218

8.4　状态机的状态编码218

8.4.2　顺序编码220

8.4.3　一位热码编码221

8.5　非法状态处理221

习题223

实验与设计225

第9章　设计优化和时序分析231

9.1　资源优化233

9.1.1　资源共享233

9.1.2　逻辑优化235

9.1.3　串行化236

9.2　速度优化238

9.2.1　流水线设计238

9.2.2　寄存器配平240

9.2.3　关键路径法241

9.3.1　Settings设置242

9.3.2　HDL版本设置及Analysis Synthesis功能242

9.3　优化设置与时序分析242

9.3.3　Analysis Synthesis的优化设置243

9.3.4　适配器Fitter设置243

9.3.5　增量布局布线控制设置244

9.3.6　使用DesignAssistant检查设计可靠性245

9.3.7　时序设置与分析246

9.3.8　查看时序分析结果248

9.3.9　适配优化设置示例250

9.3.11　LogicLock优化技术253

9.3.10　Slow Slew Rate设置253

9.4　Chip Editor应用254

9.4.1　Chip Editor应用实例254

9.4.2　Chip Editor功能说明255

9.4.3　利用Change Manager检测底层逻辑257

习题259

实验与设计260

第10章　VHDL程序结构与规则269

10.1.2　参数传递说明语句271

10.1　VHDL实体271

10.1.1　实体语句结构271

10.1.3　参数传递映射语句272

10.1.4　端口说明语句274

10.2　VHDL结构体274

10.3　VHDL子程序275

10.3.1　VHDL函数275

10.3.2　VHDL重载函数278

10.3.3　VHDL转换函数281

10.3.5　VHDL过程283

10.3.4　VHDL决断函数283

10.3.6　VHDL重载过程285

10.4　VHDL库286

10.4.1　库的种类286

10.4.2　库的用法287

10.5　VHDL程序包289

10.6　VHDL配置291

10.7.1　数字292

10.7.2　字符串292

10.7　VHDL文字规则292

10.7.3　标识符293

10.7.4　下标名294

10.8　VHDL数据类型294

10.8.1　预定义数据类型295

10.8.2　IEEE预定义标准逻辑位与矢量297

10.8.3　其他预定义标准数据类型297

10.8.4　VHDL数组类型298

10.9　VHDL操作符301

10.9.1　逻辑操作符（Logical Operator）301

10.9.2　关系操作符（Relational Operator）303

10.9.3　算术操作符（Arithmetic Operator）304

习题307

实验与设计308

第11章　VHDL语句317

11.1.3　CASE语句319

11.1.2　IF语句319

11.1.1　赋值语句319

11.1　顺序语句319

11.1.4　LOOP语句322

11.1.5　NEXT语句323

11.1.6　EXIT语句324

11.1.7　WAIT语句325

11.1.8　子程序调用语句328

11.1.9　RETURN语句330

11.2　并行语句331

11.1.10　空操作语句331

11.2.1　并行信号赋值语句332

11.2.2　块语句结构335

11.2.3　并行过程调用语句338

11.2.4　元件例化语句339

11.2.5　生成语句340

11.2.6　REPORT语句344

11.2.7　断言语句345

11.3　属性描述与定义语句347

习题350

实验与设计352

第12章　实用电路模块设计355

12.1　步进电机细分驱动控制357

12.2　直流电机的PWM控制363

12.3　VGA彩条信号显示控制器设计365

12.4　VGA图像显示控制器设计370

12.5　采用高速A/D的存储示波器设计372

12.6　通用异步收发器设计375

12.7　信号采集与频谱分析电路设计380

12.8　等精度频率／相位计设计381

12.8.1　主系统组成382

12.8.2　测频原理382

12.8.3　VHDL测试程序设计384

12.8.4　测试与实现387

12.8.5　相位测试388

12.9　DDS设计389

12.10　数字移相信号发生器设计394

12.11　PS/2键盘鼠标控制模块设计396

12.13　IP核NCO数控振荡器使用方法397

12.12　PS/2与VGA控制显示模块设计397

习题403

实验与设计404

第13章　VHDL仿真409

13.1　仿真411

13.2　VHDL源程序仿真411

13.3　仿真激励信号的产生414

13.4　VHDL测试基准416

13.5　VHDL系统级仿真420

13.6　使用ModelSim进行VHDL仿真421

13.7　VHDL的RTL表述426

13.7.1　行为描述427

13.7.2　数据流描述429

13.7.3　结构描述429

附录431

一、实验电路结构图435

二、GW48 EDA系统实验信号名与芯片引脚对照表437

参考文献440