EDA设计技术PDF|Epub|txt|kindle电子书版本网盘下载

EDA设计技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 EDA技术1

1.1.1 EDA设计的技术优势2

1.1.2 EDA设计流6

1.2可编程逻辑器件及其开发环境7

1.3知识产权核及片上系统9

习题9

第2章 可编程逻辑器件10

2.1可编程逻辑阵列PLA10

2.2可编程阵列逻辑器件PLD11

2.3通用逻辑阵列器件GAL12

2.4 CPLD结构13

2.4.1逻辑阵列块13

2.4.2逻辑单元14

2.4.3用户Flash存储块15

2.4.4输入输出口15

2.5 FPGA结构16

2.5.1嵌入式乘法器16

2.5.2输入输出口17

2.5.3时钟网络和锁相环逻辑块18

2.5.4高速差分接口19

2.5.5存储器块19

2.6配置与编程21

2.6.1在系统编程接口22

2.6.2设计安全25

习题26

第3章 Verilog HDL语言27

3.1 Verilog HDL的历史及特点27

3.2标识符与关键字28

3.3注释29

3.4格式30

3.5数据类型31

3.5.1值集合31

3.5.2矢量与标量31

3.5.3数组32

3.5.4参数32

3.5.5字符串33

3.5.6网络类型34

3.5.7变量类型37

3.6赋值38

3.6.1连续赋值39

3.6.2过程赋值41

3.7表达式42

3.7.1操作数42

3.7.2操作符50

3.8强度53

3.8.1电荷强度53

3.8.2驱动强度54

3.9编译指令61

3.9.1宏定义62

3.9.2条件定义62

3.9.3默认类型62

3.9.4文件包含62

3.9.5复位编译器指令63

3.9.6时间单位63

3.10系统任务和系统函数63

3.10.1信息显示64

3.10.2跟踪显示与触发显示65

3.10.3仿真时间函数65

3.10.4停止仿真任务65

3.10.5仿真随机函数66

习题66

第4章 层次结构68

4.1系统及结构要素68

4.2设计方法69

4.3模块及模块抽象74

4.3.1模块74

4.3.2模块抽象75

4.4例化75

4.4.1模块例化75

4.4.2原语例化77

4.4.3生成例化与等价验证81

习题84

第5章 行为建模86

5.1过程语句86

5.1.1 initial语句86

5.1.2 always语句87

5.1.3阻塞式过程赋值88

5.1.4非阻塞式过程赋值90

5.2延时控制93

5.3条件语句95

5.4条件运算符97

5.5循环语句98

5.5.1 repeat语句建模98

5.5.2 for语句建模99

5.5.3 while语句建模99

5.5.4 forever语句建模100

5.5.5异常情况下退出循环100

5.6多路分支语句101

5.7任务和函数104

5.7.1任务104

5.7.2函数107

5.7.3函数和任务的比较108

5.7.4共享任务和函数111

5.8行为建模实例113

5.8.1交通灯演示模型113

5.8.2伺服电机调速控制器115

习题119

第6章 并行建模121

6.1事件控制121

6.1.1边沿触发事件控制122

6.1.2电平敏感事件控制122

6.2等待控制123

6.3顺序控制123

6.4并行控制125

6.5并行建模实例127

习题131

第7章 逻辑设计132

7.1组合逻辑设计132

7.1.1多路开关132

7.1.2译码器134

7.1.3编码器137

7.1.4比较器138

7.1.5加法器和减法器139

7.1.6乘法器143

7.1.7初等函数与通用查找表148

7.2时序逻辑设计149

7.2.1锁存器和触发器149

7.2.2有限状态机154

7.2.3计数器157

习题163

第8章 用户定义原语建模164

8.1定义用户定义原语164

8.1.1用户定义原语的基本形式164

8.1.2用户定义原语的表符号165

8.1.3组合逻辑UDP166

8.1.4时序逻辑UDP166

8.1.5时序UDP的初始化168

8.2用户定义原语建模169

习题171

第9章 设计校验172

9.1设计校验概述172

9.1.1校验标准172

9.1.2等价验证173

9.1.3模块检查173

9.1.4校验重用174

9.1.5校验方法174

9.2功能校验174

9.2.1测试平台174

9.2.2代码封装176

9.2.3数据抽象177

9.2.4竞争179

9.3时序校验182

9.3.1延时类型182

9.3.2路径延时183

9.3.3时序检查187

9.3.4标准延时格式文件与反向标注195

习题200

第10章 QuartusⅡ开发环境204

10.1工程设计流程204

10.1.1 Quartus Ⅱ设计流程204

10.1.2 Quartus Ⅱ及EDA工具设计流程208

10.2设计输入209

10.2.1创建工程210

10.2.2块编辑器210

10.2.3文本编辑器212

10.2.4状态机编辑器216

10.2.5参数化模块库217

10.2.6约束输入220

10.3综合222

10.4布局与布线226

10.4.1分析适配结果227

10.4.2优化适配229

10.5时序分析231

10.5.1 TimeQuest时序分析器232

10.5.2标准时序分析器233

10.5.3时序分析流程237

10.6时序逼近238

10.6.1平面布局图或器件布局图239

10.6.2时序优化向导240

10.6.3使用网表优化实现时序逼近241

10.6.4时序逼近设计方法242

10.7功耗分析243

10.7.1功耗分析器工具243

10.7.2早期功耗估算244

10.8编程与配置244

10.8.1编程文件与编程设置244

10.8.2编程模式与编程电缆联机246

10.8.3编程操作249

10.9形式验证251

10.9.1形式验证工具252

10.9.2形式验证工具设置252

10.10系统集成工具252

10.11系统调试工具257

习题258

第11章 ModelSim仿真工具260

11.1 ModelSim SE简介260

11.1.1 ModelSim SE的主窗口及仿真流程260

11.1.2创建工程和工作库262

11.1.3编译仿真文件264

11.1.4加载顶层设计模块265

11.1.5执行仿真266

11.1.6调试267

11.2库的创建和运用271

11.3波形分析272

11.3.1仿真波形窗口介绍272

11.3.2缩放波形273

11.3.3时标273

11.3.4输出波形文件274

11.4时序仿真275

11.5例化存储器280

11.6用Profiiler进行性能分析288

11.7代码覆盖率293

11.8值变转储文件299

11.8.1转储系统任务299

11.8.2四态转储文件300

11.8.3扩展转储文件302

11.8.4操作VCD文件303

习题310

第12章 基于Nios Ⅱ的嵌入式系统设计311

12.1 Nios Ⅱ处理器312

12.1.1算术逻辑单元313

12.1.2寄存器313

12.1.3异常处理318

12.1.4存储器和输入输出口319

12.1.5运行模式及存储器管理320

12.1.6地址空间和存储器分区321

12.1.7调试和复位信号322

12.1.8 JTAG调试模块322

12.1.9指令集322

12.1.10处理器的内核类型选择332

12.1.11例化Nios Ⅱ处理器333

12.2 Avalon接口334

12.3嵌入式系统设计流335

12.4软件设计336

12.4.1配置BSP工程和应用工程339

12.4.2硬件抽象层API设计341

12.4.3优化设计352

12.4.4系统启动配置354

习题355

参考文献357

索引359