EDA技术PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 绪论1

0.1传统设计方法与EDA设计方法的区别2

0.2常用硬件描述语言3

0.2.1 VHDL4

0.2.2 Verilog HDL语言4

0.3 Protel 99 SE6

第1章 EDA工具软件Quartus Ⅱ 6.07

1.1安装Quartus Ⅱ 6.0软件7

1.1.1 PC机系统配置要求7

1.1.2 Quartus Ⅱ 6.0软件安装方法7

1.1.3安装license11

1.2 Quartus Ⅱ 6.0软件应用向导12

1.2.1 Quartus Ⅱ 6.0软件的主界面12

1.2.2建立工作库文件夹和编辑设计文件12

1.2.3创建工程13

1.2.4编译前设置15

1.2.5全程编译16

1.2.6时序仿真17

1.2.7引脚锁定设置和下载21

1.2.8配置文件下载23

1.2.9 AS模式和JTAG间接模式编程配置器件24

1.3嵌入式逻辑分析仪的使用方法26

1.4原理图输入设计方法29

习题32

第2章 大规模可编程逻辑器件33

2.1可编程逻辑器件概述33

2.1.1可编程逻辑器件的发展进程33

2.1.2可编程逻辑器件的基本结构35

2.1.3可编辑逻辑器件的分类方法35

2.1.4 PLD的电路表示法36

2.2复杂可编程逻辑器件37

2.2.1复杂可编程逻辑器件的基本结构37

2.2.2 Altera公司的器件产品43

2.3现场可编程门阵列50

2.3.1 FPGA器件的结构51

2.3.2 FPGA器件的配置模式60

2.4 CPLD和FPGA器件的编程与配置64

2.4.1 CPLD和FPGA器件的下载接口64

2.4.2 CPLD器件的下载接口及其连接65

2.4.3使用配置器件配置（重配置）FPGA器件65

2.5 FPGA／CPLD器件的测试技术65

2.5.1内部逻辑测试65

2.5.2 J TAG边界测试技术66

2.6 FPGA和CPLD器件的开发应用选择67

习题69

第3章 VHDL基本结构70

3.1 V HDL概述70

3.1.1 VHDL程序设计举例70

3.1.2 VHDL程序的基本结构72

3.2设计实体73

3.3结构体75

3.4 VHDL结构体的子结构78

3.4.1块语句结构78

3.4.2进程语句结构80

3.5子程序结构82

3.5.1过程83

3.5.2函数84

3.6库和程序包85

3.6.1库85

3.6.2程序包86

3.7配置88

习题89

第4章 VHDL语言要素90

4.1 VHDL数据对象90

4.2 VHDL数据类型94

4.3 VHDL操作符100

习题104

第5章 VHDL顺序语句105

5.1赋值语句105

5.1.1变量赋值语句105

5.1.2信号赋值语句106

5.2流程控制语句108

5.2.1 IF语句108

5.2.2 CASE语句112

5.2.3 LOOP语句117

5.2.4 NEXT语句120

5.2.5 EXIT语句120

5.3 WAIT语句121

5.4 ASSERT（断言）语句124

5.5 RETURN返回语句124

5.6 NULL空操作语句125

习题125

第6章 VHDL并行语句128

6.1进程语句128

6.2块语句132

6.3并行信号赋值语句134

6.3.1简单信号赋值语句134

6.3.2条件信号赋值语句135

6.3.3选择信号赋值语句136

6.4子程序和并行过程调用语句137

6.4.1过程调用语句137

6.4.2函数调用语句139

6.5元件例化语句140

6.6生成语句145

习题152

第7章 组合逻辑电路模块154

7.1门电路154

7.1.1二输入与非门电路154

7.1.2二输入或非门电路156

7.1.3二输入异或门电路157

7.2编码器、译码器、选择器电路158

7.2.1 8-3线优先编码器设计158

7.2.2 3-8线译码器161

7.2.3 4选1数据选择器VHDL语言描述163

习题165

第8章 时序逻辑电路设计166

8.1触发器166

8.1.1 D触发器的设计166

8.1.2 T触发器的设计170

8.1.3 RS触发器的设计172

8.2寄存器174

8.2.1串入-串出寄存器174

8.2.2串入-并出寄存器176

8.3计数器178

8.3.1三进制计数器178

8.3.2同步计数器179

8.4有限状态机181

8.5有限状态机的基本描述186

8.6 MOORE型状态机188

8.7 MEALY型状态机191

8.8 MEALY和MOORE型状态机的变种193

8.9异步状态机198

习题200

第9章 EDA技术的综合应用203

9.1显示电路设计203

9.1.1二输入或门输出显示203

9.1.2三进制计数器的输出显示204

9.1.3二十四进制计数器的输出显示206

9.2多路彩灯控制器的设计213

9.2.1多路彩灯控制器的设计要求213

9.2.2多路彩灯控制器的设计方案213

9.2.3多路彩灯控制器各模块的设计与实现213

9.3智力抢答器的设计216

9.3.1抢答器的设计要求217

9.3.2抢答器的设计方案217

9.3.3抢答器各模块的设计与实现217

9.4量程自动转换数字式频率计的设计224

9.4.1频率计的设计要求224

9.4.2频率计的设计方案224

9.4.3频率计各模块的设计与实现225

9.5用8 8行共阴、列共阳双色点阵发光器件显示汉字232

9.5.1发光器件显示汉字的设计要求232

9.5.2发光器件显示汉字的设计方案232

9.5.3发光器件显示汉字的设计与实现233

9.6音乐发生器的设计249

9.6.1音乐发生器的设计要求249

9.6.2音乐发生器的设计方案249

9.6.3音乐发生器的VHDL源代码249

习题254

第10章 Verilog HDL255

10.1 Verilog HDL程序模块结构255

10.2 Verilog HDL的词法257

10.2.1空白符和注释257

10.2.2常数257

10.2.3字符串257

10.2.4标识符257

10.2.5关键字258

10.2.6操作符258

10.2.7 Verilog HDL数据对象260

10.3 Verilog HDL的语句262

10.3.1赋值语句262

10.3.2条件语句263

10.3.3循环语句265

10.3.4结构声明语句266

10.4不同抽象级别的Verilog HDL模型269

10.4.1 Verilog HDL门级描述269

10.4.2 Verilog HDL的行为级描述270

10.4.3用结构描述实现电路系统设计271

习题273

第11章 Protel 99 SE使用基础274

11.1 Protel 99 SE的简介274

11.1.1 Protel 99 SE的主要功能模块274

11.1.2 Protel 99 SE的组成274

11.2 Protel 99 SE的使用基础275

11.2.1设计数据库文件的建立275

11.2.2设计数据库文件的打开和关闭277

11.2.3设计数据库的界面介绍278

11.2.4文件管理281

11.3电路原理图的设计步骤283

11.3.1电路原理图设计的一般步骤283

11.3.2图纸设置283

11.4电路原理图设计289

11.4.1原理图编辑器界面介绍289

11.4.2加载原理图元件库295

11.4.3绘制电路原理图297

11.5报表文件生成和原理图打印306

11.5.1网络表的生成306

11.5.2生成元件引脚列表308

11.5.3生成元件清单308

11.5.4打印原理图311

习题313

第12章 印刷电路板设计基础314

12.1印刷电路板基础314

12.1.1印刷电路板的结构314

12.1.2元件的封装315

12.1.3焊盘与过孔316

12.1.4铜膜导线316

12.1.5安全间距317

12.1.6 PCB设计流程317

12.2 PCB编辑器318

12.2.1 PCB编辑器的启动与退出318

12.2.2 PCB编辑器的画面管理320

12.3 PCB的工作层322

12.3.1工作层的类型322

12.3.2工作层的设置324

12.3.3工作层的打开与关闭326

12.4设置PCB工作参数327

12.4.1 Options选项卡的设置328

12.4.2 Display选项卡的设置329

12.4.3 Colors选项卡的设置331

12.4.4 Show／Hide选项卡的设置331

12.4.5 Defaults选项卡的设置332

12.4.6 Signal Integrity选项卡的设置333

习题334

附录A VHDL语言的保留字335

参考文献336