图书介绍
CPU芯片逻辑设计技术PDF|Epub|txt|kindle电子书版本网盘下载
- 朱子玉，李亚民编著 著
- 出版社： 北京：清华大学出版社
- ISBN：7302097534
- 出版时间：2005
- 标注页数：353页
- 文件大小：16MB
- 文件页数：367页
- 主题词：微处理器－芯片－逻辑设计
PDF下载
下载说明
CPU芯片逻辑设计技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
目录1
第1章 数字电路设计基础1
1.1 布尔代数2
1.2 逻辑表达式3
1.2.1 真值表和逻辑化简3
1.2.2 与或格式和或与格式4
1.2.3 带有使能端的D触发器5
1.3 逻辑门实现技术5
1.3.1 晶体管开关5
1.3.2 CMOS逻辑门6
1.3.3 负逻辑系统8
1.4 数字电路的实现方法9
1.4.1 标准器件9
1.4.2 用户可编程逻辑芯片——PLA,PAL,CPLD和FPGA10
1.4.3 客户全定制芯片15
1.4.4 客户半定制芯片——标准单元和门阵列15
1.5 数字电路的开发过程17
1.6 MAX＋PLUSⅡ的使用方法18
1.6.1 逻辑图输入19
1.6.2 编译21
1.6.3 功能模拟22
1.6.4 生成电路的逻辑符号25
1.7 AHDL,Verilog HDL和VHDL举例27
第2章 CPU逻辑电路设计概述31
2.1 二进制数的大小及计算结果的溢出判断31
2.2 数据在存储器中的存放和数据对齐33
2.3 MIPS指令集简介34
2.4 CPU逻辑电路设计简介40
2.4.1 单周期CPU简介40
2.4.2 多周期CPU简介41
2.4.3 流水线CPU简介46
2.5.1 虚拟地址到物理地址的转换49
2.5 存储器管理和TLB设计概述49
2.5.2 快速地址转换表TLB51
2.6 高速缓存Cache设计概述52
2.6.1 Cache映射52
2.6.2 Cache行替换55
2.6.3 写策略55
2.6.4 几种MIPS CPU的Cache构成56
2.7 几种典型的MIPS CPU57
第3章 MIPS指令59
3.1 MIPS寄存器堆60
3.2 指令格式60
3.3.1 计算指令61
3.3 CPU指令61
3.3.2 数据传送（load/store）指令70
3.3.3 转移及分支指令75
3.3.4 协处理器指令78
3.3.5 其他指令80
3.4 小结82
第4章 常用电路、算法及电路实现83
4.1 逻辑运算器83
4.1.1 逻辑与83
4.1.3 逻辑或非84
4.1.4 逻辑异或84
4.1.2 逻辑或84
4.2 常用电路85
4.2.1 译码器85
4.2.2 数据选择器86
4.3 加减法器88
4.3.1 32位加法器88
4.3.2 32位减法器94
4.3.3 32位加减法器94
4.4 乘法器95
4.4.1 32位无符号乘法器95
4.4.2 32位乘法器102
4.4.3 乘法并行阵列108
4.4.4 Booth乘法算法110
4.5 除法器113
4.5.1 恢复余数法113
4.5.2 不恢复余数法115
4.5.3 有符号除法器117
4.6 移位器125
4.6.1 逻辑移位125
4.6.2 算术移位125
4.6.3 循环移位126
4.7.1 首1计数器127
4.7 首0/1计数器127
4.7.2 首0计数器131
4.8 比较器131
4.9 ALU设计132
4.10 小结133
第5章 单周期CPU设计135
5.1 指令描述135
5.2 设计思路137
5.2.1 R类型指令142
5.2.2 I类型指令142
5.2.3 J类型指令145
5.3 寄存器堆设计146
5.4 单周期CUP详细逻辑电路设计150
5.4.1 取指令逻辑151
5.4.2 指令译码逻辑153
5.4.3 指令执行逻辑157
5.4.4 存储器访问逻辑160
5.4.5 结果写回逻辑161
5.5 测试波形图162
5.6 考虑延迟转移的单周期CPU设计164
第6章 多周期CPU设计167
6.1 无延迟转移功能的CPU167
6.1.1 设计思路及数据路径168
6.1.2 CPU的控制信号172
6.2 带有延迟转移功能的CPU175
6.2.1 控制部件设计176
6.2.2 数据路径设计185
6.2.3 多周期CPU整体逻辑电路190
6.2.4 功能模拟波形图190
6.3 性能分析193
6.4 小结193
第7章 系统控制协处理器的寄存器195
7.1 CP0寄存器195
7.2 CP0寄存器详细介绍196
7.3 CP0寄存器实现212
7.4 CP0寄存器堆读写224
7.5 小结225
第8章 存储管理227
8.1 MIFS虚拟地址空间分配227
8.2 MIPS TLB概述229
8.3 地址转换231
8.3.1 固定地址转换231
8.3.2 块地址转换233
8.3.3 基于TLB的地址转换235
8.4.1 输入输出信号241
8.4 TLB实现241
8.4.2 TLB条目实现242
8.4.3 TLB实现242
8.5 存储管理实现247
8.5.1 数据虚拟地址转换248
8.5.2 指令虚拟地址转换249
8.6 小结250
第9章 中断和例外管理251
9.1 中断251
9.1.1 Reset例外、Soft Reset例外、NMI例外251
9.1.2 普通外部中断252
9.1.3 中断处理254
9.2 例外256
9.2.1 例外向量256
9.2.2 通用例外处理257
9.2.3 Reset例外处理258
9.2.4 Soft Reset例外处理261
9.2.5 NMI例外261
9.2.6 MCheck例外263
9.2.7 TLB Refill例外263
9.2.9 TLB修改例外264
9.2.8 TLB Invalid例外264
9.2.10 整数溢出例外266
9.2.11 System Call例外266
9.2.12 Interrupt例外266
9.3 例外处理流程实现266
9.3.1 例外类型266
9.3.2 例外处理267
9.4 小结275
第10章 流水线CPU设计277
10.1 流水线寄存器277
10.2.2 指令相关的解决方法278
10.2.1 指令相关的类型278
10.2 流水线CPU的指令相关问题278
10.3 流水线CPU实现284
10.3.1 IF阶段284
10.3.2 ID阶段286
10.3.3 EXE阶段300
10.3.4 MEM阶段301
10.3.5 WB阶段304
10.4 系统和测试305
10.4.1 中断程序306
10.4.2 测试程序及数据309
10.5.1 Cache的组成结构311
10.4.3 测试结果311
10.5 Cache设计311
10.5.2 Cache操作312
10.5.3 Cache实现317
10.5.4 带Cache的流水线CPU设计330
10.5.5 测试结果337
10.6 小结338
参考文献339
索引340
图索引342
表索引350