基于Cadence Allegro的FPGA高速板卡设计PDF|Epub|txt|kindle电子书版本网盘下载

基于Cadence Allegro的FPGA高速板卡设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 网表1

1.1 OrCAD导出Allegro网表1

1.2 Allegro导入OrCAD网表前的准备2

1.3 Allegro导入OrCAD网表4

1.4 放置元器件5

1.5 OrCAD导出Allegro网表常见错误解决方法6

1.5.1 位号重复6

1.5.2 未分配封装8

1.5.3 同一个Symbol中出现Pin Number重复8

1.5.4 同一个Symbol中出现Pin Name重复9

1.5.5 封装名包含非法字符9

1.5.6 元器件缺少Pin Number10

1.6 Allegro导入OrCAD网表常见错误解决方法10

1.6.1 导入的路径没有文件10

1.6.2 找不到元器件封装11

1.6.3 缺少封装焊盘11

1.6.4 网表与封装引脚号不匹配12

第2章 LP Wizard和Allegro创建封装13

2.1 LP Wizard的安装和启动13

2.2 LP Wizard软件设置13

2.3 Allegro软件设置14

2.4 运用LP Wizard制作SOP8封装15

2.5 运用LP Wizard制作QFN封装20

2.6 运用LP Wizard制作BGA封装24

2.7 运用LP Wizard制作Header封装29

2.8 Allegro元件封装制作流程34

2.9 导出元件库39

2.10 PCB上更新元件封装39

第3章 快捷键设置41

3.1 环境变量41

3.2 查看当前快捷键设置41

3.3 Script的录制与快捷键的添加42

3.4 快捷键的常用设置方法44

3.5 skill的使用44

3.6 Stroke录制与使用45

第4章 Allegro设计环境及常用操作设置48

4.1 User Preference常用操作设置48

4.2 Design Parameter Editor参数设置67

4.2.1 Display选项卡设置讲解67

4.2.2 Design选项卡设置讲解69

4.3 格点的设置71

4.3.1 格点设置的基本原则71

4.3.2 Allegro格点的设置方法及技巧72

第5章 结构76

5.1 手工绘制板框76

5.2 导入DXF文件77

5.3 重叠顶、底层DXF文件80

5.4 将DXF中的文字导入到Allegro81

5.5 Logo导入Allegro83

5.6 闭合的DXF转换成板框84

5.7 不闭合的DXF转换成板框85

5.8 导出DXF结构图86

第6章 布局89

6.1 Allegro布局常用操作89

6.2 飞线的使用方法和技巧91

6.3 布局的工艺要求95

6.3.1 特殊元件的布局95

6.3.2 通孔元件的间距要求95

6.3.3 压接元件的工艺要求96

6.3.4 相同模块的布局96

6.3.5 PCB板辅助边与布局99

6.3.6 辅助边与母板的连接方式：V-CUT和邮票孔99

6.4 布局的基本顺序101

6.4.1 整板禁布区的绘制101

6.4.2 交互式布局104

6.4.3 结构件的定位108

6.4.4 整板信号流向规划112

6.4.5 模块化布局113

6.4.6 主要关键芯片的布局规划114

第7章 层叠阻抗设计115

7.1 PCB板材的基础知识115

7.1.1 覆铜板的定义及结构115

7.1.2 铜箔的定义、分类及特点115

7.1.3 PCB板材的分类116

7.1.4 半固化片（prepreg或pp）的工艺原理117

7.1.5 pp（半固化片）的特性118

7.1.6 pp（半固化片）的主要功能118

7.1.7 基材常见的性能指标118

7.1.8 pp（半固化片）的规格119

7.1.9 pp压合厚度的计算说明120

7.1.10 多层板压合后理论厚度计算说明121

7.2 阻抗计算（以一个8层板为例）122

7.2.1 微带线阻抗计算122

7.2.2 带状线阻抗计算124

7.2.3 共面波导阻抗计算125

7.2.4 阻抗计算的注意事项126

7.3 层叠设计127

7.3.1 层叠和阻抗设计的几个阶段127

7.3.2 PCB层叠方案需要考虑的因素129

7.3.3 层叠设置的常见问题129

7.3.4 层叠设置的基本原则130

7.3.5 什么是假8层131

7.3.6 如何避免假8层132

7.4 fpga高速板层叠阻抗设计133

7.4.1 生益的S1000-2板材参数介绍133

7.4.2 fpga板层叠确定134

7.4.3 Cross Section界面介绍134

7.4.4 12层板常规层压结构135

7.4.5 PCIe板卡各层铜厚、芯板及pp厚度确定135

7.4.6 阻抗计算及各层阻抗线宽确定141

第8章 电源地处理145

8.1 电源地处理的基本原则146

8.1.1 载流能力146

8.1.2 电源通道和滤波148

8.1.3 直流压降150

8.1.4 参考平面152

8.1.5 其他要求152

8.2 电源地平面分割153

8.2.1 电源地负片铜皮处理154

8.2.2 电源地正片铜皮处理158

8.3 常规电源的种类介绍及各自的设计方法162

8.3.1 电源的种类162

8.3.2 POE电源介绍及设计方法163

8.3.3 48V电源介绍及设计方法164

8.3.4 开关电源的设计164

8.3.5 线性电源的设计167

第9章 高速板卡PCB整板规则设置168

9.1 整板信号的分类168

9.1.1 电源地类168

9.1.2 关键信号类（时钟、复位）172

9.1.3 50Ω射频信号类175

9.1.4 75Ω阻抗线类176

9.1.5 100Ω差分信号分类177

9.1.6 85Ω差分信号分类181

9.1.7 总线的分类182

9.2 物理类规则的建立182

9.2.1 单端物理约束需要设置的几个参数讲解183

9.2.2 Default/50Ω单端信号类规则建立184

9.2.3 电源地类规则建立184

9.2.4 50Ω单端射频信号类规则建立185

9.2.5 75Ω单端信号类规则建立186

9.2.6 100Ω差分信号类规则建立186

9.2.7 85Ω差分信号类规则建立187

9.2.8 1.0BGA的物理区域规则建立187

9.2.9 0.8BGA的物理区域规则建立188

9.2.10 过孔参数的设置188

9.3 物理类规则分配190

9.3.1 电源地类规则分配190

9.3.2 50Ω单端射频信号类规则分配191

9.3.3 75Ω单端信号类规则分配192

9.3.4 100Ω差分信号类规则分配192

9.3.5 85Ω差分信号类规则分配192

9.3.6 1.0BGA的物理区域规则的分配和用法193

9.4 间距规则设置196

9.4.1 Spacing约束的Default参数设置196

9.4.2 关键信号（时钟、复位）的Spacing类规则设置198

9.4.3 差分信号的Spacing类规则设置199

9.4.4 RF信号的Spacing类规则设置199

9.4.5 1.0BGA的Spacing类规则设置200

9.4.6 0.8BGA的Spacing类规则设置201

9.4.7 同网络名间距规则设置202

9.5 间距类规则分配202

9.6 等长规则设置204

第10章 布线205

10.1 Allegro布线的常用基本操作205

10.1.1 Add Connect指令选项卡详解205

10.1.2 Working Layers的用法207

10.1.3 Add Connect右键菜单常用命令讲解208

10.1.4 拉线常用设置推荐208

10.1.5 布线调整Slide指令选项卡详解209

10.1.6 改变走线宽度和布线层的Change命令的用法210

10.1.7 快速等间距修线211

10.1.8 进行布线优化的Custom Smooth命令的用法212

10.2 布线常用技巧与经验分享213

10.3 修线常用技巧与经验分享218

10.4 常见元件Fanout处理222

10.4.1 SOP/QFP等密间距元件的Fanout224

10.4.2 分离元件（小电容）的Fanout225

10.4.3 分离元件（排阻）的Fanout226

10.4.4 分离元件（BGA下小电容）的Fanout226

10.4.5 分离元件（Bulk电容）的Fanout227

10.4.6 BGA的Fanout227

10.5 常见BGA布线方法和技巧229

10.5.1 1.0mm pitch BGA的布线方法和技巧229

10.5.2 0.8mm pitch BGA的布线方法和技巧230

10.5.3 0.65mm pitch BGA的布线方法和技巧231

10.5.4 0.5mm pitch BGA布线方法和技巧233

10.5.5 0.4mm pitch BGA布线方法和技巧235

10.6 布线的基本原则及思路237

10.6.1 布线的基本原则237

10.6.2 布线的基本顺序237

10.6.3 布线层面规划238

10.6.4 布线的基本思路238

第11章 PCIe信号的基础知识及其金手指设计要求240

11.1 PCIe总线概述240

11.2 PCIe总线基础知识介绍242

11.2.1 数据传输的拓扑结构242

11.2.2 PCIe总线使用的信号244

11.3 PCIe金手指的设计要求248

11.3.1 金手指的封装和板厚要求248

11.3.2 金手指下方平面处理249

11.3.3 金手指焊盘出线和打孔要求249

11.3.4 PCIe电源处理250

11.3.5 PCIe AC耦合电容的处理251

11.3.6 PCIe差分信号的阻抗和布线要求251

第12章 HSMC高速串行信号处理253

12.1 HSMC高速信号介绍及其设计要求253

12.1.1 HSMC高速信号介绍253

12.1.2 HSMC布线要求255

12.1.3 HSMC布局要求256

12.2 HSMC信号规则设置256

12.3 HSMC扇出257

12.4 HSMC高速信号的布线259

12.4.1 差分线通用布线要求259

12.4.2 参考平面259

12.4.3 BGA内部出线261

12.4.4 差分对内等长处理及绕线要求261

第13章 射频信号的处理264

13.1 射频信号的相关知识264

13.2 射频的基础知识介绍265

13.3 射频板材的选用原则266

13.4 射频板布局设计要求267

13.5 射频板的层叠阻抗和线宽要求271

13.5.1 4层板射频阻抗设计分析271

13.5.2 常规多层板射频阻抗设计分析272

13.6 射频布线设计要求273

13.6.1 射频布线的基本原则273

13.6.2 射频布线的注意事项273

第14章 DDR3内存的相关知识及PCB设计方法275

14.1 DDR内存的基础知识275

14.1.1 存储器简介275

14.1.2 内存相关工作流程与参数介绍276

14.1.3 内存容量的计算方法279

14.1.4 DDR、DDR2、DDR3各项参数介绍及对比281

14.2 DDR3互连通路拓扑281

14.2.1 常见互连通路拓扑结构介绍及其种类281

14.2.2 DDR3 T形及Fly＿by拓扑的应用分析284

14.2.3 Write leveling功能与Fly＿by拓扑285

14.3 DDR3四片Fly＿by结构设计286

14.3.1 DDR3信号说明及分组286

14.3.2 布局289

14.3.3 VDD、VREF、VTT等电源处理291

14.3.4 DDR3信号线的Fanout293

14.3.5 数据线及地址线互连295

14.3.6 数据线及地址线等长规则设置295

14.3.7 等长绕线299

14.4 DDR3两片T形结构设计299

第15章 常用接口设计302

15.1 以太网口302

15.2 USB接口304

15.3 HDMI接口设计306

15.4 DVI接口设计308

15.5 VGA接口设计309

15.6 SATA接口设计311

15.7 Micro SD卡312

15.8 音频接口314

15.9 JTAG接口317

15.10 串口电路设计318

第16章 PCB设计后处理319

16.1 丝印的处理319

16.1.1 字体参数的设置319

16.1.2 丝印设计的常规要求320

16.1.3 丝印重命名及反标321

16.2 尺寸标注323

16.3 PCB生产工艺技术文件说明329

16.4 输出光绘前需要检查的项目和流程331

16.4.1 基于 Check List的检查331

16.4.2 Display Status的检查331

16.4.3 Dangling Lines、Dangling Via的检查333

16.4.4 单点网络的检查334

第17章 光绘和相关文件的参数设置及输出336

17.1 钻孔文件的设置及生成336

17.2 rou文件的设置及生成337

17.3 钻孔表的处理及生成338

17.3.1 钻孔公差的处理338

17.3.2 相同孔径的钻孔处理338

17.3.3 钻孔符号的处理339

17.3.4 钻孔表的生成340

17.4 光绘文件的各项参数设置及输出341

17.4.1 光绘各层命名及层的内容341

17.4.2 设置光绘文件各项参数并输出342

17.5 输出IPC网表344

17.6 输出贴片坐标文件345

17.7 输出结构文件345

第18章 光绘文件的检查项及CAM350常用操作347

18.1 光绘文件的导入347

18.2 光绘层的排序348

18.3 各层电气属性的指定349

18.4 IPC网表对比，开/短路检查350

18.5 钻孔文件检查352

18.6 最小线宽检查353

18.7 最小线距检查353

18.8 综合DRC检查354

18.9 阻焊到线距离检查355

18.10 阻焊到丝印检查356

18.11 阻焊桥检查356