图书介绍
FPGA硬件软件设计及项目开发PDF|Epub|txt|kindle电子书版本网盘下载
- 李裕华，马慧敏编著 著
- 出版社： 西安：西安交通大学出版社
- ISBN：9787560566405
- 出版时间：2014
- 标注页数：392页
- 文件大小：56MB
- 文件页数：405页
- 主题词：可编程序逻辑器件－系统设计－教材
PDF下载
下载说明
FPGA硬件软件设计及项目开发PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 FPGA概述1
1.1 什么是FPGA1
1.2 FPGA与32位处理器的比较2
1.3 FPGA和ASIC的关系3
1.4 FPGA的发展3
1.5 代码语言VHDL和开发工具ISE6
1.6 FPGA的应用7
第2章 XC3S500E和XCF04S的基本结构9
2.1 XC3S500E的主要特点9
2.2 内部结构总论10
2.3 配置操作11
2.4 芯片封装标记12
2.5 输入输出块（IOB）12
2.5.1 IOB内部结构12
2.5.2 输入延时功能14
2.5.3 存储单元功能15
2.5.4 倍速数据传输16
2.5.5 支持多种信号标准17
2.5.6 片内差分端电阻（On_Chip Differential Termination）19
2.5.7 上拉电阻和下拉电阻20
2.5.8 边沿切换速率（Slew Rate）控制和驱动强度（Drive Strength）控制20
2.5.9 IOB的区（Bank）划分和规则20
2.5.10 IOB的供电21
2.5.11 上电和配置过程时I/O引脚行为21
2.5.12 JTAG边界扫描功能22
2.6 可配置逻辑块（CLB）和切片（Slice）资源22
2.6.1 CLB总论22
2.6.2 切片总论23
2.7 块RAM（Block RAM）31
2.8 专用乘法器（Dedicated Multipliers）39
2.9 数字时钟管理器（DCM,Digital Clock Manager）42
2.9.1 总论42
2.9.2 延锁环（Delay—Locked Loop,DLL）43
2.9.3 数字频率合成器（Digital Frequency Synthesizer,DFS）49
2.9.4 相移器（Phase Shifter,PS）50
2.9.5 状态逻辑（Status Logic）52
2.10 时钟基本结构53
2.11 芯片内功能单元互连（Interconnect）57
2.12 配置（Coufiguration）59
2.12.1 配置过程59
2.12.2 配置数据大小61
2.12.3 配置时钟信号CCLK的设计要点61
2.12.4 HSWAP,M［2:0］和VS［2:0］引脚线路设计要点61
2.12.5 主机串口模式（Master Serial Mode）62
2.12.6 其它的主机配置模式65
2.12.7 从机串口模式（Slave Seral Mode）65
2.12.8 JTAG模式68
2.12.9 配置过程总结69
2.13 Spartan-3E系列FPGA芯片引脚说明76
2.13.1 引脚类型76
2.13.2 三种封装的引脚77
2.14 Platform Flash PROM81
2.14.1 Flash PROM的特点和对FPGA的支持81
2.14.2 Flash PROM内部结构82
2.14.3 PROM参与FPGA配置83
2.14.4 PROM的在系统烧写（In—system Programming）83
2.14.5 PROM的指标参数和引脚84
第3章 核板和外围模块硬件设计86
3.1 最小系统和外围器件86
3.2 基于FPGA的电子产品分类86
3.3 硬件系统的需求分析和项目方案87
3.4 线路板集成设计工具Protel DXP简介89
3.5 核板原理图设计91
3.6 核板PCB设计141
3.7 模块Bank1_Md1（液晶和8xLED模块）设计161
3.7.1 接口模块Bank1_Md1设计161
3.7.2 8xLED模块设计164
3.7.3 RS232通信模块设计165
3.8 模块Bank0_Md1（单数码管模块）设计167
3.9 模块Bank1_Md2（4连数码管模块）设计169
3.10 并口JTAG下载器设计172
3.11 模块Bank2_Md1（输入模块）设计176
第4章 开发环境ISE和VHDL语言178
4.1 开发环境ISE178
4.2 ISE安装过程178
4.2.1 注册178
4.2.2 ISE软件下载183
4.2.3 ISE安装189
4.3 ISE操作全过程199
4.3.1 ISE界面介绍199
4.3.2 新项目（New Project）建立201
4.3.3 产生源代码203
4.3.4 源代码综合（Synthesize）208
4.3.5 波形仿真（Simulate）211
4.3.6 产生用户约束文件215
4.3.7 执行设计（Implement Design）217
4.3.8 产生烧写文件（Generate Programming File）218
4.3.9 产生PROM文件218
4.3.10 烧写224
4.3.11 运行230
4.4 ISE各功能模块231
4.4.1 ISE全过程总结231
4.4.2 参考已有的源代码和约束文件建立新项目231
4.4.3 源代码综合（Synthesize-XST）231
4.4.4 执行设计（Implement Design）232
4.4.5 产生烧写文件（Generate Programming File）232
4.4.6 配置目标器件（Configure Target Device）233
4.5 VHDL语言233
4.5.1 VHDL源代码结构形式233
4.5.2 VHDL基本定义238
4.5.3 VHDL语句243
4.5.4 元件模块（Component）247
第5章 项目软件开发和源代码解释250
5.1 简单逻辑门电路250
5.1.1 双输入与非门电路test00_NAND250
5.1.2 解码器电路test138_deCoder_1254
5.2 简单时序电路257
5.2.1 LED闪烁电路test0_LED257
5.2.2 LED跑马灯电路test8LED_HorseRun259
5.2.3 带锁存解码器电路test138_deCoder_2263
5.2.4 同步解码器电路test138_deCoder_3267
5.2.5 串入并出同步移位寄存器电路test164_SIPO271
5.2.6 单数码管电路testLEDNumber_1276
5.2.7 按键控制的单数码管电路testLEDNumber_2279
5.3 I/O口电路283
5.3.1 4连数码管计数器NumLEDx4_1283
5.3.2 4连数码管精密计时器NumLEDx4_2290
5.3.3 4连数码管倒计时器NumLEDx4_3296
5.3.4 4连数码管定时器NumLEDx4_4297
5.4 通信电路307
5.4.1 字符液晶显示LCD1602_disp307
5.4.2 UART通信发送UART_transmitter315
5.4.3 UART通信接收发送UART_tranceiver321
5.4.4 蓝牙通信BlueTooth_1330
5.4.5 基于PWM的LED亮度控制PWM_2xLED345
5.4.6 双舵机控制PWM_2xMiniServer350
5.4.7 步进电机控制Step_Motor1358
5.4.8 带设置的步进电机控制Step_Motor2363
5.5 DCM开发375
5.5.1 数字时钟管理器实例DCM_Test375
5.6 其它项目388
5.6.1 直流电机控制388
5.6.2 继电器控制389
5.6.3 单片机和FPGA双机系统390
参考文献392