图书介绍
基于Quartus II FPGA/CPLD 设计PDF|Epub|txt|kindle电子书版本网盘下载
- 李洪伟，袁斯华编著 著
- 出版社： 北京：电子工业出版社
- ISBN：7121023873
- 出版时间：2006
- 标注页数：281页
- 文件大小：31MB
- 文件页数：290页
- 主题词：可编程序逻辑器件－系统设计
PDF下载
下载说明
基于Quartus II FPGA/CPLD 设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 可编程器件及EDA工具概述1
1.1 可编程器件及其特征1
1.1.1 CPLD1
1.1.2 FPGA2
1.2 EDA技术简介及开发软件4
1.2.1 EDA技术4
1.2.2 开发软件5
1.3 小结6
第2章 Quartus Ⅱ软件简介7
2.1 Quartus Ⅱ概述7
2.2 设计软件9
2.3 Quartus Ⅱ系统特点总览10
2.4 Quartus Ⅱ系统配置与安装12
2.5 Quartus Ⅱ集成工具及其基本功能17
2.6 小结18
3.1 Quartus Ⅱ软件的应用概述19
第3章 Quartus Ⅱ设计指南19
3.2 创建Quartus Ⅱ工程20
3.3 多种设计输入方式23
3.3.1 文本编辑——ALDL,VHDL,Verilog HDL23
3.3.2 图形设计输入24
3.4 建立文本编辑文件35
3.5 设计综合38
3.6 引脚分配39
3.7 仿真验证42
3.8 时序分析49
3.8.1 时序分析基本参数49
3.8.2 指定时序要求49
3.8.3 完成时序分析54
3.8.4 查看时序分析结果55
3.9 编程和配置55
3.10 SignalTap Ⅱ逻辑分析仪的使用59
3.10.1 在设计中建立SignalTapⅡ逻辑分析仪59
3.10.2 利用MegaWizard Plug-In Manager建立SignalTap Ⅱ逻辑分析仪64
3.10.3 SignalTap Ⅱ逻辑分析仪的器件编程67
3.10.4 查看SignalTap Ⅱ采样数据68
3.11 实例 一个带清零和计数使能功能的模可变计数器设计68
第4章 硬件描述语言（HDL）简介73
4.1 HDL发展73
4.2 几种具有代表性的HDL语言74
4.2.1 VHDL74
4.2.2 Verilog HDL74
4.3 各种HDL语言的体系结构和设计方法75
4.3.1 SystemC75
4.2.3 Superlog75
4.2.4 SystemC75
4.3.2 Superlog76
4.3.3 Verilog和VHDL在各方面的比较76
4.4 目前可取的可行策略和方式78
4.5 未来发展和技术方向78
4.7 特点79
4.6 国内发展的战略选择79
4.8 VHDL设计流程81
4.9 小结81
第5章 VHDL程序的基本结构82
5.1 实体83
5.2 构造体及其子结构描述87
5.2.1 构造体87
5.2.2 VHDL子结构描述90
5.3 库与包集合及配置101
5.3.1 库（Library）101
5.3.2 包集合（Package）103
5.3.3 配置（Configuration）104
5.4 小结106
第6章用 Quartus Ⅱ设计常用电路107
6.1 组合逻辑电路设计107
6.1.1 用VHDL描述的译码器107
6.1.2 用VHDL描述的编码器115
6.1.3 乘法器117
6.2 时序逻辑电路设计121
6.2.1 D触发器（DFF）121
6.2.2 寄存器和锁存器123
6.2.3 分频器126
6.3 存储器设计132
6.3.1 ROM只读存储器132
6.3.2 随机存储器RAM133
6.3.3 FIFO135
6.4 有限状态机137
6.4.1 有限状态机的描述137
6.4.2 状态机的应用设计举例——空调控制系统有限状态140
6.5 基于Quartus Ⅱ的其他设计示例143
6.5.1 双向数据总线——利用三态门构造143
6.5.2 锁相环路（PLL）146
6.6 小结152
7.1 实例一 按键去抖动设计154
第7章基于 QuartusⅡ的数字电路系统设计154
7.2 实例二 单片机和FPGA接口逻辑设计158
7.3 实例三 交通控制灯160
7.3.1 设计要求160
7.3.2 设计说明161
7.3.3 设计模块161
7.4 实例四 数字秒表的设计167
7.4.1 设计要求（秒表的功能描述）167
7.4.2 模块功能划分168
7.4.3 设计实现、仿真波形和说明170
7.4.4 秒表显示模块172
7.5 实例五 闹钟系统的设计173
7.5.1 闹钟系统的设计要求及设计思路173
7.5.2 闹钟系统的译码器的设计179
7.5.3 闹钟系统的移位寄存器的设计180
7.5.4 闹钟系统的闹钟寄存器和时间计数器的设计181
7.5.5 闹钟系统的显示驱动器的设计184
7.5.6 闹钟系统的分频器的设计185
7.5.7 闹钟系统的整体组装186
7.6 实例六 数字密码锁设计188
7.6.1 设计要求189
7.6.2 输入、输出端口描述189
7.6.3 模块划分189
7.6.4 设计VHDL源程序190
7.7.2 顶层设计193
7.7.1 设计说明193
7.7 实例七 数字出租车计费器设计193
7.7.3 功能子模块设计194
7.8 实例八 IIC总线通信接口200
7.8.1 设计说明200
7.8.2 VHDL设计源程序202
7.8.3 时序仿真结果及说明207
8.1.2 8051总体结构和设计文件说明209
8.1.1 主要设计特色209
8.1 MC8051单片机电路设计概述209
第8章 MC8051单片机设计209
8.1.3 各个模块说明212
8.2 MC8051程序包215
8.3 MC8051内核的设计216
8.4 定时计数器模块219
8.5 串口模块225
8.6 控制模块237
8.7 算术逻辑模块240
8.8 小结242
附录243
附录A VHDL快速查阅243
A-1 保留字243
A-2 VHDL语法参考243
附录B 标准逻辑包（Standard Logic Package）249
附录C VHDL学习资源279
参考文献281