纳米级集成电路系统电源完整性分析PDF|Epub|txt|kindle电子书版本网盘下载

纳米级集成电路系统电源完整性分析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 集成电路电源完整性的重要性1

1.1 晶体管缩放和电源完整性退化过程1

1.1.1 恒定功率（CP）和恒定功率密度（CPD）缩放下电源完整性3

1.1.2 低功耗设计及电源完整性退化4

1.1.3 集成电路中的电源网格噪声5

1.1.4 电源完整性退化对I/O电路及信号完整性的影响8

1.2 电源完整性恶化的因素9

1.2.1 电源完整性退化对良率的影响9

1.2.2 减少电压扩展和增加功率11

1.2.3 制造及封装技术的增强和成本12

1.2.4 设计和验证成本13

1.2.5 不可持续的能源浪费13

1.3 参考文献14

第2章 电源和衬底噪声对电路的影响15

2.1 电源噪声和衬底噪声15

2.2 路径以及延迟单元和电源噪声17

2.2.1 路径延迟和电源噪声之间的关系18

2.2.2 组合单元延迟22

2.2.3 触发器时间特性25

2.3 耦合效应电路级时序分析28

2.3.1 难点28

2.3.2 电源噪声的时间和空间的相关性30

2.3.3 统计噪声模型32

2.3.4 个案分析34

2.4 模拟/射频（RF）电路的噪声影响37

2.4.1 电源噪声37

2.4.2 衬底噪声39

2.5 习题40

2.6 参考文献40

第3章 电源完整性中的时钟产生和分布42

3.1 时钟延时、偏移以及抖动42

3.2 用于时钟树的互连元件46

3.2.1 互连元件的寄生器件46

3.2.2 电感的定义46

3.2.3 电感提取47

3.2.4 互连元件仿真53

3.2.5 专用的感性互连元件55

3.2.6 信号传输时间和电感58

3.3 时钟树结构及其仿真60

3.3.1 时钟树结构60

3.3.2 工业级时钟分布网络应用63

3.4 电源噪声引起的时钟偏移64

3.4.1 串行电路中的电源噪声64

3.4.2 噪声敏感的时钟分布网络仿真65

3.4.3 在电压V和温度T变化的情况下，时钟偏移分析的实例66

3.4.4 与时钟偏移和电源噪声有关的其他工作71

3.5 时钟产生71

3.5.1 对与电源完整性有关的锁相环和延迟锁相环的讨论72

3.5.2 锁相环结构73

3.5.3 准则1：将锁相环与噪声进行隔离74

3.5.4 准则2：将单端电路以及物理版图设计为差分形式76

3.5.5 准则3：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、噪声设计78

3.6 数据通信的时钟提取80

3.6.1 开关式鉴相器80

3.6.2 数据恢复延迟锁相环和相位插值器81

3.7 总结81

3.8 参考文献81

第4章 I/O电路中的信号及电源完整性设计83

4.1 引言83

4.2 单端I/O电路设计84

4.2.1 同步开关输出噪声84

4.2.2 测量的同步开关输出噪声与仿真值的相关性87

4.2.3 片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值89

4.2.4 信号完整性和电源完整性的联合仿真89

4.2.5 从专用集成电路芯片中所见的整体电源分布网络阻抗93

4.2.6 频域内的目标阻抗95

4.2.7 采用依赖于频率目标阻抗的信号衰减估计98

4.3 差分I/O设计99

4.3.1 差分I/O电路的信号完整性建模99

4.3.2 差分传输线、串扰噪声和通孔的影响100

4.3.3 机织玻璃纤维的共模转换101

4.4 三维系统级封装中的电源完整性设计和评估105

4.4.1 宽总线结构的优势106

4.4.2 三种层叠芯片和三维系统级封装配置107

4.4.3 完整的电源分布网络阻抗及其对同步开关输出噪声的影响113

4.5 总结118

4.6 参考文献119

第5章 电源完整性退化及建模121

5.1 背景121

5.2 电源完整性建模123

5.2.1 板级电源完整性123

5.2.2 封装管壳的电源完整性124

5.2.3 片上电源网格完整性124

5.3 电源完整性分析125

5.4 频域分析125

5.5 时域分析128

5.6 目标阻抗背景129

5.7 问题公式化130

5.8 最坏情况电源分布网络输出电压噪声130

5.9 无可实现性限制的阻抗131

5.10 具有可实现性限制的阻抗133

5.10.1 一阶阻抗133

5.10.2 二阶阻抗134

5.11 实际电源分布网络139

5.11.1 无等效串联电阻的理想LC结构140

5.11.2 具有等效串联电阻的标准LC结构142

5.11.3 完整的电源分布网络通路145

5.12 总结147

5.13 参考文献147

第6章 电源完整性的集总、分布和三维建模149

6.1 三维电源分布网络建模149

6.1.1 分布电源网格模型149

6.1.2 电流激励模型151

6.1.3 集总模型151

6.1.4 片上电感效应154

6.2 三维电源分布网络分析流程156

6.3 实验结果157

6.3.1 电流分布模型158

6.3.2 共振现象166

6.3.3 去耦电容169

6.3.4 层与层之间的互连阻抗171

6.3.5 最坏情况下的噪声电压174

6.3.6 流浪波176

6.4 总结177

6.5 习题177

6.6 参考文献179

第7章 芯片温度和电源完整性的影响181

7.1 超大规模集成电路与系统中高温的影响181

7.1.1 对电源的影响181

7.1.2 性能的含义186

7.1.3 可靠性问题189

7.2 温度分布及对电压降的影响192

7.2.1 温度的分布和管理192

7.2.2 负载变化对于电压降的影响195

7.2.3 互连电阻对电压降的影响196

7.3 温度和电压降的建模与评估198

7.3.1 热建模198

7.3.2 直接测温201

7.3.3 电压降建模203

7.4 Alpha处理器的温度和电压降概览图204

7.5 高温下增强电源分布鲁棒性设计210

7.5.1 布图规划210

7.5.2 电源引脚分布212

7.5.3 从设计到生产制造214

7.6 总结217

7.7 习题218

7.8 参考文献219

第8章 低功耗技术和电源完整性影响222

8.1 数字CMOS电路功耗及电源电压降低222

8.1.1 动态功耗222

8.1.2 短路功耗223

8.1.3 泄漏功耗223

8.2 电源电压降低224

8.3 门控时钟228

8.3.1 概述228

8.3.2 电源完整性问题230

8.3.3 电荷泵有源噪声调整233

8.4 门控电源234

8.4.1 概述234

8.4.2 浪涌电流以及浪涌电流引入噪声235

8.4.3 阱结构和浪涌电流引入噪声237

8.4.4 阱结构和体连接238

8.4.5 多门控浪涌电流引入噪声243

8.4.6 去耦合245

8.4.7 结构、系统级技术和有源噪声调整246

8.5 习题249

8.6 参考文献249

第9章 利用IBM POWER7＋处理器芯片进行电源完整性的案例研究252

9.1 概述252

9.2 IBM POWER7＋微处理器芯片描述252

9.3 IBM处理器芯片的电源完整性考虑255

9.4 电源完整性的低电流估计方法258

9.5 POWER7＋电源网格设计考虑260

9.6 静态电源网格验证267

9.7 瞬态电源网格分析274

9.8 致谢288

9.9 参考文献289

第10章 用于电源传输的碳纳米管互连元件290

10.1 为什么要选择新的互连材料290

10.1.1 增加的铜互连电阻率290

10.1.2 电迁移可靠性291

10.1.3 铜互连元件尺寸的缩小趋势292

10.2 碳纳米管的基本特性293

10.2.1 手征性293

10.2.2 电流带载能力294

10.2.3 热传导性295

10.3 碳纳米管的电气特性295

10.3.1 电阻296

10.3.2 电容297

10.3.3 电感298

10.4 碳纳米管互连元件299

10.4.1 碳纳米管互连电阻299

10.4.2 碳纳米管互连电容301

10.4.3 碳纳米管互连电感302

10.5 碳纳米管互连元件的热管理303

10.5.1 三维集成电路中的硅通孔304

10.6 碳纳米管互连元件的制造和集成305

10.6.1 标准VLSI工艺下的碳纳米管集成305

10.6.2 碳纳米管互连制造的突出特点306

10.7 用于电源完整性的碳纳米管308

10.7.1 结构上及热方面的优点308

10.7.2 电迁移可靠性309

10.7.3 低阻电源网格310

10.8 总结311

10.9 参考文献312