CPLD/FPGA可编程逻辑器件应用与开发PDF|Epub|txt|kindle电子书版本网盘下载

CPLD/FPGA可编程逻辑器件应用与开发PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章 PLD概述1

1.1 PLD基本结构1

1.1.1 PLD的发展进程及分类1

1.1.2 PLD中阵列的逻辑表示4

1.1.3 基本逻辑单元的PLD表示5

1.2 PAL的基本结构6

1.2.1 PAL简介6

1.2.2 PAL器件的命名方法7

1.2.3 PAL器件的主要特点7

1.3 GAL的基本结构8

1.3.1 GAL简介8

1.3.2 GAL的工作模式的逻辑组态11

1.3.3 GAL的编程13

1.3.4 GAL器件的命名方法16

1.3.5 GAL器件的主要特点17

1.3.6 开发使用的注意事项17

1.3.7 使用GAL器件的注意事项18

第2章 CPLD与FPGA简介20

2.1 CPLD的基本结构20

2.1.1 CPLD器件结构简介20

2.1.2 典型CPLD器件简述22

2.1.3 CPLD的编程工艺23

2.1.4 新技术的应用24

2.2.1 FPGA器件的发展25

2.2 FPGA的基本结构25

2.2.2 FPGA器件结构简介27

2.2.3 FPGA器件的分类28

2.2.4 低功耗FPGA设计31

2.3 CPLD与FPGA的比较35

2.3.1 结构比较35

2.3.2 互连35

2.4 CPLD开发应用选择36

2.4.1 器件的逻辑资源量的选择36

2.4.2 器件功耗的选择37

2.4.3 芯片速度的选择37

2.4.4 FPGA/CPLD的选择37

2.4.6 其他因素的选择39

2.4.5 封装的选择39

第3章 Altera系列CPLD与FPGA40

3.1 Altera简介40

3.1.1 Altera器件的特点40

3.1.2 Altera器件的类型41

3.1.3 Altera的开发软件42

3.2 典型FPGA器件——FLEX10K系列42

3.2.1 概述42

3.2.2 FLEX10K的特点43

3.2.3 FLEX10K的内部结构43

3.3.1 MAX7000的特点60

3.3 典型CPLD器件——MAX7000系列60

3.3.2 MAX7000的内部结构61

3.3.3 MAX7000的输出配置66

3.3.4 MAX7000的编程68

3.4 其他系列简介68

3.4.1 APEX系列68

3.4.2 ACEX系列85

3.4.3 Mercury系列89

3.4.4 Excalibur系列97

3.4.5 Stratix系列98

4.1 Xilinx低成本普及型FPGA——SpartanTM-XL100

4.1.1 Spartan-XL系列FPGA的基本结构100

第4章 Xilinx系列CPLD与FPGA100

4.1.2 Spartan-XL系列FPGA的主要特点107

4.1.3 Spartan-XL系列FPGA的先进特性107

4.2 Xilinx高密度系统级FPGA——VirtexTM系列112

4.2.1 VirtexTM-E1.8 V系列FPGA的基本结构112

4.2.2 VirtexTM-E1.8 V系列FPGA的主要特点117

4.2.3 VirtexTM-E1.8 V系列FPGA先进特性118

4.2.4 专门单元的设计原理120

4.3 XC9500系列CPLD器件126

4.3.1 XC9500系列器件结构简述126

4.3.2 功能块127

4.3.3 宏单元128

4.3.4 乘积项分配器129

4.3.5 FastCONNECT开关矩阵130

4.3.6 I/O块130

4.3.7 XC9536系统内可编程CPLD产品规格说明132

第5章 Lattice系列CPLD与FPGA138

5.1 ispLSI系列概况138

5.1.1 ispLSI系列发展概况138

5.1.2 ispLSI系列分类简介138

5.1.3 在系统编程技术简介141

5.1.4 ispLSI系列器件的基本结构145

5.2 ispLSI1000和1000E系列148

5.2.1 ispLSI1000和1000E系列简介148

5.2.2 通用逻辑块149

5.2.3 巨型块150

5.2.4 I/O单元150

5.2.5 输出使能控制151

5.2.6 输出布线区151

5.2.7 输入布线151

5.2.8 全局布线区151

5.2.9 时钟分配网络152

5.2.10 定时模型153

5.3 ispLSI2000/V系列简介156

5.3.1 ispLSI2000/V系列概况156

5.3.3 I/O单元和OE结构158

5.3.4 全局时钟结构158

5.3.2 输出布线区158

5.3.5 定时模型159

5.4 ispLSI3000系列简介162

5.4.1 ispLSI3000系列概况162

5.4.2 通用逻辑块163

5.4.3 巨型块结构164

5.4.4 全局时钟结构164

5.4.5 I/O单元165

5.4.6 边界扫描165

5.4.7 定时模型166

5.5.2 ispLSI系列器件的编程接口169

5.5.1 ispLSI系列器件的编程单元169

5.5 ispLSI系列器件的编程169

5.5.3 ispLSI系列器件的编程170

第6章 VHDL硬件描述语言172

6.1 VHDL语言的前述172

6.1.1 硬件描述语言自顶向下的设计过程特点172

6.1.2 VHDL硬件描述语言的优点175

6.2 VHDL硬件描述语言的结构176

6.2.1 实体及其说明176

6.2.2 构造体及其说明178

6.2.3 包集合、库及配置180

6.2.4 类属说明和端口说明183

6.3.1 标准的数据类型186

6.3 VHDL语言的数据类型186

6.3.2 用户定义的数据类型189

6.3.3 用户定义的子类型191

6.3.4 数据类型的转换192

6.3.5 IEEE标准“STD_LOGIC”、“STD_LOGIC_VECTOR”193

6.4 VHDL语言的客体193

6.4.1 信号说明194

6.4.2 变量说明195

6.4.3 常数说明195

6.5 VHDL语言的运算操作符196

6.5.1 逻辑运算符197

6.5.2 算术运算符197

6.5.4 并置运算符198

6.5.3 关系运算符198

6.6 VHDL语言的顺序描述语句199

6.6.1 断言（ASSERT）语句199

6.6.2 信号代入语句200

6.6.3 变量赋值语句200

6.6.4 WAIT语句200

6.6.5 IF语句203

6.6.6 CASE语句206

6.6.7 LOOP语句210

6.6.8 NEXT语句212

6.6.9 EXIT语句213

6.7.1 进程（PROCESS）语句215

6.7 VHDL语言的并发描述语句215

6.7.2 条件信号代入语句217

6.7.3 选择信号代入语句218

6.7.4 并发信号代入语句219

6.7.5 BLOCK块语句220

6.7.6 并发过程调用语句221

6.7.7 子程序语句的结构描述222

6.7.8 COMPONENT语句和COMPONENTINSTANT语句225

6.8 VHDL语言对状态机的描述227

6.8.1 Moore型状态机227

6.8.2 Mealy型状态机231

6.9.1 VHDL语言93版本的新特点234

6.9 93版和87版VHDL语言的主要区别234

6.9.2 VHDL中定义了GROUP236

6.9.3 VHDL中定义了共享变量236

6.9.4 定义了新的属性FOREIGN237

6.9.5 在端口映射中使用常量表达式238

6.9.6 语句描述上的区别238

6.9.7 标识239

6.9.8 扩展标号标注239

6.9.9 文件操作定义240

6.9.10 纯函数和非纯函数240

6.9.11 增加了逻辑操作240

6.9.12 增加了预定义属性241

6.9.13 对字符集进行了扩展242

6.9.18 可对信号赋无效值243

6.9.17 信号延时可指定脉冲宽度限制243

6.9.19 延迟过程243

6.9.14 扩充了标准包集合243

6.9.16 Report语句（报告语句）243

6.9.15 扩大了属性使用范围243

6.9.20 93版本中实体——构造体、COMPONENT语句或配置的直接说明244

6.9.21 可含端口说明部分的GENERATE语句244

6.9.22 位串245

6.9.23 定义了扩展标识符245

6.9.24 87版到93版的移植中应该注意的几个问题245

第7章 MAX+plusⅡ的使用246

7.1 MAX+plusⅡ的概述246

7.1.1 MAX+plusⅡ开发工具功能简介246

7.1.2 MAX+plusⅡ开发工具的安装247

7.1.3 Max+plusⅡ9.6 的第一次运行251

7.2 Max+plusⅡ的应用254

7.2.1 工具条和常用菜单选项说明254

7.2.2 文本输入法设计258

7.2.3 图形输入法进行设计277

7.3 MAX+plusⅡ中的元件符号、元件库和宏向导294

7.3.1 MAX+plusⅡ中创建元件符号294

7.3.2 MAX+plusⅡ中元件库的使用295

7.3.3 宏向导296

附录 VHDL标准包集合STD_LOGIC_1164文件300

参考文献324