超大规模集成电路 系统和电路的设计原理PDF|Epub|txt|kindle电子书版本网盘下载

超大规模集成电路 系统和电路的设计原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

1．绪论1

1.1集成电路的发展和意义1

1.2超大规模集成电路的优点3

1.2.1降低生产成本3

1.2.2提高工作速度3

1.2.3降低功耗4

1.2.4简化逻辑电子线路4

1.2.5优越的可靠性4

1.2.6体积小重量轻4

1.2.7缩短电子产品的设计和组装周期4

1.3集成电路工艺分类5

1.4集成电路的规模6

1.5ASIC技术的发展7

参考文献8

2．MOS器件和电路9

2.1MOS晶体管9

2.1.1增强型nMOS晶体管的基本工作原理10

2.1.2nMOS晶体管的伏安特性12

2.1.3阈值电压14

2.1.4pMOS晶体管15

2.1.5MOS晶体管的工作速度15

2.2nMOS基本电路16

2.2.1nMOS反相器16

2.2.2超驱动器20

2.2.3传输门21

2.2.4传输门后的反相器设计22

2.3CMOS基本电路24

2.3.1MOS开关24

2.3.2MOS开关的组合逻辑25

2.3.3CMOS反相器26

2.3.4CMOS组合逻辑门电路29

2.3.5CMOS多路开关31

3．集成电路的制造32

3.1概述32

3.2集成电路制造的基本工艺32

3.2.1掺杂工艺32

3.2.2氧化工艺35

3.2.4光刻工艺36

3.2.3淀积工艺36

3.2.5清洗技术38

3.2.6纯化技术39

3.3nMOS集成电路加工过程39

3.4CMOS加工过程41

3.4.1p阱CMOS工艺41

3.4.2n阱CMOS工艺43

3.4.3CMOS工艺中的衬底接触44

3.5成品率44

3.6集成电路经济分析45

参考文献48

4.1电阻估算49

4.1.1方块电阻Rs49

4．MOS电路基本特性和性能分析49

4.1.2非矩形导体电阻计算50

4.1.3MOS管沟道电阻计算51

4.2MOS器件的电容51

4.2.1导电层的面电容（AreaCapacitance）51

4.2.2互连线电容54

4.3延迟时间τ55

4.4反相器延迟56

4.4.1nMOS反相器延迟56

4.4.2CMOS反相器延迟56

4.5多晶硅长线的影响58

4.6导电层的选用59

4.7大电容负载的驱动60

4.10.1闩锁效应的起因61

4.8噪声容限62

4.9电源功耗63

4.10体硅CMOS的可控硅闩锁效应64

4.10.2闩锁效应的控制66

4.11CMOS和nMOS的比较67

4.12MOS电路的按比例缩小原理69

4.12.1按比例缩小的CE理论69

4.12.2按比例缩小CE理论的局限性71

参考文献74

5．MOS电路设计过程76

5.1MOS电路掩模层的表示方法76

5.2条形图77

5.2.1nMOS设计78

5.2.2CMOS设计79

5.3设计规则80

5.3.1基于λ的设计规则81

5.3.2双层金属MOS工艺规则83

5.3.3基于λ的CMOS工艺设计规则84

5.4条形图到版图的转换86

5.5电源（VDD）和（Vss）地线的电流限制87

5.6简单MOS电路版图布局87

5.6.1反相器版图87

5.6.2二输入与非门布局图91

5.6.3二输入或非门版图92

5.6.4传输门版图设计94

5.6.5CMOS逻辑门电路的版图设计95

5.6.6布线策略97

5.7局部版图设计应注意的若干问题97

参考文献100

6．电路设计及优化101

6.1CMOS逻辑结构101

6.1.1全互补型静态CMOS逻辑101

6.1.2伪nMOS逻辑102

6.1.3动态CMOS逻辑104

6.1.4时钟CMOS逻辑106

6.1.5多米诺CMOS逻辑107

6.1.6级联电压开关逻辑108

6.1.7CMOS逻辑结构比较110

6.2.1总线的预充电111

6.2时钟策略111

6.2.2nMOS动态电路112

6.2.3CMOS伪二相时钟电路114

6.2.4CMOS二相时钟电路119

6.3压焊块输入输出电路（I/OPad）结构123

6.3.1输出压焊块（outputpad）电路结构125

6.3.2输入压焊块（inputpad）电路结构125

6.3.3三态和双向压焊块电路结构128

6.4设计优化129

6.4.1逻辑门电路的优化129

6.4.2晶体管的串、并联影响130

6.4.3体效应（bodyeffect）132

6.4.4源—漏电容134

6.4.5电荷再分配问题135

6.5版图设计的优化136

参考文献140

7．设计方法学和设计风格141

7.1VLSI系统设计策略141

7.2设计风格142

7.2.1概述142

7.2.2三种设计风格的比较143

7.3门阵列144

7.4标准单元147

7.5手工布图设计法149

7.6符号布图设计法149

7.6.2栅阵列布图方式150

7.6.1固定网格符号布图法150

7.7可编程逻辑阵列——PLA设计方式153

7.7.1PLA基本结构153

7.7.2nMOSPLA电路结构154

7.7.3CMOSPLA电路结构156

7.7.4PLA的化简优化157

7.8可编程阵列逻辑——PAL160

7.8.1PAL的基本结构160

7.8.2PAL的逻辑电路结构163

7.8.3PAL的设计编程165

参考文献166

8.1概述168

8．超大规模集成电路计算机辅助设计工具与环境168

8.2VLSI设计工具包169

8.3VLSI设计环境170

8.4一个VLSICAD系统实例171

8.4.1CAD系统概述172

8.4.2CAD系统功能介绍173

8.5集成电路通用分析程序——SPICE176

8.5.1SPICE的功能176

8.5.2SPICE中的MOSFET模型177

8.5.3SPICE运用实例179

8.6CIF语言185

8.6.1CIF的用途185

8.6.2CIF基本命令186

8.6.3CIF应用实例189

参考文献191

9．Magic—交互式VLSI版图编辑系统193

9.1概述193

9.2Magic的新特性193

9.2.1设计规则检查193

9.2.2自动布线194

9.2.3推犁功能195

9.2.4电路提取196

9.2.5良好的用户界面197

9.2.6工艺独立197

9.3Magic的数据结构与设计方式198

9.3.1Magic的数据结构199

9.3.2版图的逻辑掩模层表示法200

9.4Magic的操作命令201

9.4.1基本着色和选择命令组202

9.4.2高级着色命令组206

9.4.3层次式单元操作命令组209

9.4.4多窗口显示命令组212

9.4.5设计规则检查命令组214

9.4.6连网连线命令组215

9.4.7电路提取命令组221

9.4.8CIF和Calma格式转换命令224

参考文献226

10．实例研究227

10.1加法器227

10.1.1组合逻辑加法器227

10.1.2传输门加法器230

10.1.3先行进位加法器231

10.2二进制计数器235

10.3乘法器236

10.3.1阵列式乘法器236

10.3.2流水线乘法器238

10.4除法器242

10.5四位二进制数比较器244

参考文献247

11．VLSI的新发展248

11.1砷化镓（GaAs）VLSI工艺248

11.1.1新一代半导体材料的崛起248

11.1.2GaAs器件250

11.1.3GaAs电路设计方法255

11.1.4GaAsMESFET微米设计规则257

11.1.5GaAs器件模型和性能分析259

11.1.6GaAs逻辑电路形式262

11.2集成电路制造工艺的发展264

11.2.1立体结构264

11.2.2绝缘衬底上的硅技术（SOI）267

11.2.3壕沟隔离（trenchisocation）269

11.3系统集成和整片集成270

11.3.1系统集成270

11.3.2超高速集成电路计划271

11.3.3硅的整片集成（WSI：WaferScaleIntegration）272

参考文献273

附录275