PCI Express体系结构导读PDF|Epub|txt|kindle电子书版本网盘下载

PCI Express体系结构导读PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第Ⅰ篇 PCI体系结构概述3

第1章 PCI总线的基本知识3

1.1 PCI总线的组成结构5

1.1.1 HOST主桥6

1.1.2 PCI总线7

1.1.3 PCI设备7

1.1.4 HOST处理器8

1.1.5 PCI总线的负载8

1.2 PCI总线的信号定义9

1.2.1地址和数据信号9

1.2.2接口控制信号10

1.2.3仲裁信号12

1.2.4中断请求等其他信号12

1.3 PCI总线的存储器读写总线事务13

1.3.1 PCI总线事务的时序14

1.3.2 Posted和Non-Posted传送方式15

1.3.3 HOST处理器访问PCI设备16

1.3.4 PCI设备读写主存储器18

1.3.5 Delayed传送方式19

1.4 PCI总线的中断机制21

1.4.1中断信号与中断控制器的连接关系21

1.4.2中断信号与PCI总线的连接关系22

1.4.3中断请求的同步23

1.5 PCI-X总线简介25

1.5.1 Split总线事务25

1.5.2总线传送协议26

1.5.3基于数据块的突发传送26

1.6小结27

第2章 PCI总线的桥与配置28

2.1存储器域与PCI总线域28

2.1.1 CPU域、DRAM域与存储器域29

2.1.2 PCI总线域30

2.1.3处理器域30

2.2 HOST主桥32

2.2.1 PCI设备配置空间的访问机制33

2.2.2存储器域地址空间到PCI总线域地址空间的转换35

2.2.3 PCI总线域地址空间到存储器域地址空间的转换37

2.2.4 x86处理器的HOST主桥40

2.3 PCI桥与PCI设备的配置空间42

2.3.1 PCI桥42

2.3.2 PCI Agent设备的配置空间44

2.3.3 PCI桥的配置空间50

2.4 PCI总线的配置53

2.4.1 Type 01h和Type 00h配置请求53

2.4.2 PCI总线配置请求的转换原则55

2.4.3 PCI总线树Bus号的初始化57

2.4.4 PCI总线Device号的分配59

2.5非透明PCI桥60

2.5.1 Intel 21555中的配置寄存器62

2.5.2通过非透明桥片进行数据传递63

2.6小结65

第3章 PCI总线的数据交换66

3.1 PCI设备BAR空间的初始化66

3.1.1存储器地址与PCI总线地址的转换66

3.1.2 PCI设备BAR寄存器和PCI桥Base、 Limit寄存器的初始化67

3.2 PCI设备的数据传递69

3.2.1 PCI设备的正向译码与负向译码69

3.2.2处理器到PCI设备的数据传送71

3.2.3 PCI设备的DMA操作72

3.2.4 PCI桥的Combining、 Merging和Collapsing73

3.3与Cache相关的PCI总线事务74

3.3.1 Cache一致性的基本概念75

3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写80

3.3.3 PCI设备对可Cache的存储器空间进行DMA读写81

3.3.4 PCI设备进行DMA写时发生Cache命中82

3.3.5 DMA写时发生Cache命中的优化85

3.4预读机制86

3.4.1指令预读86

3.4.2数据预读89

3.4.3软件预读91

3.4.4硬件预读93

3.4.5 PCI总线的预读机制94

3.5小结98

第Ⅱ篇 PCI Express体系结构概述101

第4章 PCIe总线概述101

4.1 PCIe总线的基础知识101

4.1.1端到端的数据传递101

4.1.2 PCIe总线使用的信号103

4.1.3 PCIe总线的层次结构107

4.1.4 PCIe链路的扩展108

4.1.5 PCIe设备的初始化110

4.2 PCIe体系结构的组成部件112

4.2.1基于PCIe架构的处理器系统112

4.2.2 RC的组成结构117

4.2.3 Switch118

4.2.4 VC和端口仲裁120

4.2.5 PCIe-to-PCI/PCI-X桥片122

4.3 PCIe设备的扩展配置空间123

4.3.1 Power Management Capability结构124

4.3.2 PCI Express Capability结构127

4.3.3 PCI Express Extended Capabilities结构133

4.4小结139

第5章 Montevina的MCH和ICH140

5.1 PCI总线O的Device O设备141

5.1.1 EPBAR寄存器144

5.1.2 MCHBAR寄存器144

5.1.3其他寄存器144

5.2 Montevina平台的存储器空间的组成结构145

5.2.1 Legacy地址空间147

5.2.2 DRAM域147

5.2.3存储器域148

5.3存储器域的PCI总线地址空间150

5.3.1 PCI设备使用的地址空间150

5.3.2 PCIe总线的配置空间151

5.4小结154

第6章 PCIe总线的事务层155

6.1 TLP的格式155

6.1.1通用TLP头的Fmt字段和Type字段156

6.1.2 TC字段158

6.1.3 Attr字段159

6.1.4通用TLP头中的其他字段160

6.2 TLP的路由161

6.2.1基于地址的路由161

6.2.2基于ID的路由164

6.2.3隐式路由166

6.3存储器、I/O和配置读写请求TLP167

6.3.1存储器读写请求TLP168

6.3.2完成报文172

6.3.3配置读写请求TLP174

6.3.4消息请求报文175

6.3.5 PCIe总线的原子操作177

6.3.6 TLP Processing Hint178

6.4 TLP中与数据负载相关的参数181

6.4.1 Max＿Payload＿Size参数181

6.4.2 Max＿Read＿Request＿Size参数182

6.4.3 RCB参数183

6.5小结184

第7章 PCIe总线的数据链路层与物理层185

7.1数据链路层的组成结构185

7.1.1数据链路层的状态186

7.1.2事务层如何处理DL Down和DL＿Up状态189

7.1.3 DLLP的格式189

7.2 ACK/NAK协议191

7.2.1发送端如何使用ACK/NAK协议192

7.2.2接收端如何使用ACK/NAK协议195

7.2.3数据链路层发送报文的顺序199

7.3物理层简介199

7.3.1 PCIe链路的差分信号200

7.3.2物理层的组成结构204

7.3.3 8/10b编码与解码206

7.4小结210

第8章 PCIe总线的链路训练与电源管理211

8.1 PCIe链路训练简介211

8.1.1链路训练使用的字符序列213

8.1.2 Electrical Idle状态216

8.1.3 Receiver Detect识别逻辑217

8.2 LTSSM状态机218

8.2.1 Detect状态220

8.2.2 Polling状态221

8.2.3 Configuration状态223

8.2.4 Recovery状态228

8.2.5 LTSSM的其他状态231

8.3 PCIe总线的ASPM232

8.3.1与电源管理相关的链路状态232

8.3.2 L0状态233

8.3.3 L0s状态234

8.3.4 L1状态235

8.3.5 L2状态236

8.4 PCI PM机制237

8.4.1 PCIe设备的D-State237

8.4.2 D-State的状态迁移238

8.5小结240

第9章 流量控制241

9.1流量控制的基本原理242

9.1.1 Rate-Based流量控制243

9.1.2 Credit-Based流量控制244

9.2 Credit-Based机制使用的算法246

9.2.1 N123算法和N123＋算法249

9.2.2 N23算法250

9.2.3流量控制机制的缓冲管理252

9.3 PCIe总线的流量控制254

9.3.1 PCIe总线流量控制的缓存管理255

9.3.2 Current节点的Credit257

9.3.3 VC的初始化259

9.3.4 PCIe设备如何使用FCP261

9.4小结262

第10章 MSI和MSI-X中断机制263

10.1 MSI/MSI-X Capability结构263

10.1.1 MSI Capability结构264

10.1.2 MSI-X Capability结构266

10.2 PowerPC处理器如何处理MSI中断请求268

10.2.1 MSI中断机制使用的寄存器270

10.2.2系统软件如何初始化PCIe设备的MSI Capability结构272

10.3 x86处理器如何处理MSI-X中断请求274

10.3.1 Message Address字段和Message Data字段的格式274

10.3.2 FSB Interrupt Message总线事务277

10.4小结278

第11章 PCI/PCIe总线的序279

11.1生产／消费者模型279

11.1.1生产／消费者的工作原理280

11.1.2生产／消费者模型在PCI/PCIe总线中的实现281

11.2 PCI总线的死锁283

11.2.1缓冲管理引发的死锁283

11.2.2数据传送序引发的死锁283

11.3 PCI总线的序284

11.3.1 PCI总线序的通用规则284

11.3.2 Delayed总线事务的传送规则285

11.3.3 PCI总线事务通过PCI桥的顺序286

11.3.4 LOCK, Delayed和Posted总线事务间的关系289

11.4 PCIe总线的序290

11.4.1 TLP传送的序290

11.4.2 ID-Base Ordering294

11.4.3 MSI报文的序295

11.5小结296

第12章 PCIe总线的应用297

12.1 Capric卡的工作原理297

12.1.1 BAR空间298

12.1.2 Capric卡的初始化301

12.1.3 DMA写302

12.1.4 DMA读302

12.1.5中断请求303

12.2 Capric卡的数据传递303

12.2.1 DMA写使用的TLP304

12.2.2 DMA读使用的TLP308

12.2.3 Capric卡的中断请求317

12.3基于PCIe总线的设备驱动317

12.3.1 Capric卡驱动程序的加载与卸载318

12.3.2 Capric卡的初始化与关闭319

12.3.3 Capric卡的DMA读写操作324

12.3.4 Capric卡的中断处理327

12.3.5存储器地址到PCI总线地址的转换328

12.3.6存储器与Cache的同步330

12.4 Capric卡的延时与带宽334

12.4.1 TLP的传送开销335

12.4.2 PCIe设备的DMA读写延时338

12.4.3 Capric卡的优化342

12.5小结343

第13章 PCIe总线与虚拟化技术344

13.1 IOMMU344

13.1.1 IOMMU的工作原理345

13.1.2 IA处理器的VT-d347

13.1.3 AMD处理器的IOMMU349

13.2 ATS（Address Translation Services）352

13.2.1 TLP的AT字段353

13.2.2地址转换请求354

13.2.3 Invalidate ATC356

13.3 SR-IOV与MR-IOV358

13.3.1 SR-IOV技术358

13.3.2 MR-IOV技术359

13.4小结362

第Ⅲ篇 Linux与PCI总线365

第14章 Linux PCI的初始化过程365

14.1 Linux x86对PCI总线的初始化365

14.1.1 pcibus＿ class ＿init与pci＿ driver＿init函数368

14.1.2 pci＿ arch＿init函数368

14.1.3 pci ＿slot ＿init和pci ＿subsys＿ init函数372

14.1.4与PCI总线初始化相关的其他函数373

14.2 x86处理器的ACPI374

14.2.1 ACPI驱动程序与AML解释器377

14.2.2 ACPI表380

14.2.3 ACPI表的使用实例382

14.3基于ACPI机制的Linux PCI的初始化388

14.3.1基本的准备工作388

14.3.2 Linux PCI初始化PCI总线号393

14.3.3 Linux PCI检查PCI设备使用的BAR空间404

14.3.4 Linux PCI分配PCI设备使用的BAR寄存器407

14.4 Linux PowerPC如何初始化PCI总线树412

14.5小结416

第15章 Linux PCI的中断处理417

15.1 PCI总线的中断路由417

15.1.1 PCI设备如何获取irq号419

15.1.2 PCI中断路由表426

15.1.3 PCI插槽使用的irq号428

15.2使用MSI/MSIX中断机制申请中断向量432

15.2.1 Linux如何使能MSI中断机制432

15.2.2 Linux如何使能MSI-X中断机制437

15.3小结440

参考文献441