图书介绍
CPLD/FPGA与ASIC设计实践教程PDF|Epub|txt|kindle电子书版本网盘下载
- 陈赜主编；朱如琪等编著 著
- 出版社： 北京：科学出版社
- ISBN：7030160363
- 出版时间：2005
- 标注页数：263页
- 文件大小：22MB
- 文件页数：276页
- 主题词：可编程序逻辑器件－高等学校－教材；硬件描述语言，VHDL－程序设计－高等学校－教材
PDF下载
下载说明
CPLD/FPGA与ASIC设计实践教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 绪论1
1.1 EDA技术的发展史1
1.2 CPLD/FPGA的发展史3
1.2.1 数字集成电路的分类3
1.2.2 可编程逻辑器件的发展史4
1.3 EDA技术的基本设计方法5
1.3.1 数字电路设计的基本方法5
1.3.2 现代数字系统的设计方法6
1.3.3 CPLD/FPGA设计流程7
1.4 常用EDA设计工具介绍8
1.4.1 电子电路设计与仿真工具8
1.4.2 PCB设计软件9
1.4.3 IC设计软件9
1.4.4 CPLD/FPGA设计工具11
思考与练习题12
第2章 可编程逻辑器件基础13
2.1 PLD器件及其分类13
2.1.1 PLD器件13
2.1.2 PLD的分类15
2.2 可编程逻辑器件结构简介15
2.2.1 标准门单元、电路示意及PAL等效图15
2.2.2 PLD的逻辑表示方法16
2.2.3 PLD的基本结构17
2.3 CPLD/FPGA的结构和原理24
2.3.1 EPLD和CPLD的基本结构24
2.3.2 FPGA的基本结构34
2.4 CPLD/FPGA器件的编程42
2.4.1 Altera公司的EPLD/CPLD器件及配置与编程42
2.4.2 Lattice公司的ISP-CPLD器件及编程55
2.4.3 Xilinx公司的CPLD/FPGA器件的编程58
2.4.4 CPLD/FPGA通用下载60
2.5 边界扫描测试技术65
思考与练习题67
第3章 EDA工具应用设计实践69
3.1 Quartus II简介69
3.2 Quartus II的使用方法71
3.2.1 原理图输入法71
3.2.2 HDL输入法92
思考与练习题95
第4章 数字系统与Verilog HDL描述97
4.1 Verilog HDL的一般结构97
4.1.1 电子系统、电路、模块97
4.1.2 Verilog HDL模块的结构98
4.1.3 Verilog HDL模块的描述101
4.2 数字电路的Verilog HDL模型与设计105
4.2.1 交通灯监视电路设计105
4.2.2 4位二进制数／8421BCD码106
4.2.3 函数发生器设计109
4.2.4 四选一数据选择器111
4.2.5 三进制计数器设计113
4.2.6 移位寄存器设计116
4.2.7 伪随机序列信号发生器设计118
思考与练习题120
第5章 Verilog HDL语言基础122
5.1 为什么要用Verilog HDL122
5.1.1 Verilog HDL的发展史123
5.1.2 传统数字电路设计方法的回顾123
5.2 Verilog HDL基础语法125
5.2.1 词法125
5.2.2 数据类型128
5.2.3 运算符及表达式132
5.2.4 系统任务与系统函数136
5.3 Verilog HDL行为描述142
5.3.1 行为描述的结构142
5.3.2 语句块146
5.3.3 控制语句149
5.3.4 赋值语句155
5.3.5 任务与函数结构161
5.3.6 时序控制164
5.3.7 用户定义的原语166
思考与练习题169
第6章 Verilog HDL设计实例与设计进阶171
6.1 组合逻辑电路设计171
6.1.1 基本的门电路171
6.1.2 数据比较器173
6.1.3 编码器和译码器设计173
6.2 时序逻辑电路设计176
6.2.1 触发器设计176
6.2.2 数据锁存器设计177
6.2.3 数据寄存器设计178
6.2.4 移位寄存器设计178
6.2.5 计数器设计179
6.3 状态机设计180
6.3.1 状态机的结构180
6.3.2 利用Verilog HDL设计状态机181
6.4 设计方法与技巧187
6.4.1 综合的一般原则187
6.4.2 HDL编码指导188
6.4.3 如何消除毛刺189
6.4.4 阻塞赋值与非阻塞赋值的区别191
6.4.5 代码对综合的影响194
6.4.6 用always块实现较复杂的组合逻辑电路197
6.4.7 Verilog HDL中函数的使用198
6.4.8 Verilog HDL中任务的使用199
思考与练习题201
第7章 综合设计实例204
7.1 篮球30s可控计时器设计204
7.2 设计汽车尾灯控制电路207
7.3 交通控制灯逻辑电路设计210
7.4 简易电子钟设计214
7.5 环形计数器与扭环形计数器217
7.6 洗衣机控制电路设计220
7.7 8位可逆计数器和三角波发生器228
7.8 简易数字频率计231
思考与练习题239
第8章 设计实验项目243
8.1 可逆四位码变换器243
8.2 可逆计数器243
8.3 设计一个步进电机脉冲分配器电路244
8.4 伪随机信号产生器245
8.5 舞台彩灯控制电路247
8.6 数字跑表电路设计248
8.7 设计一个闹时电路248
8.8 设计一个校时电路249
8.9 设计一个交通灯控制器249
8.10 设计一个顺序控制器250
8.11 数字频率计设计251
8.12 设计一个数字电控密码锁252
8.13 多功能数字钟设计252
参考文献257
附录1 Verilog HDL关键字258
附录2 现代EDA技术综合实验系统简介259