数字系统设计自动化 第2版PDF|Epub|txt|kindle电子书版本网盘下载

数字系统设计自动化 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章　概论1

1.1 电子设计自动化技术发展的回顾1

1.2　数字系统自动设计的流程3

1.3　从EDA的角度观察VLSI5

1.3.1　VLSI的分类6

1.3.2　芯片布图模式7

1.3.3　可编程逻辑器件10

1.4　EDA的主要领域15

1.4.1　硬件描述语言15

1.4.2　模拟验证20

1.4.3　综合技术21

1.4.4　数字系统形式验证22

1.4.5　测试诊断22

1.4.6　版图设计23

1.4.7　数据库24

1.5　集成电路快速发展对设计自动化的挑战与机遇25

本章小结27

习题27

参考文献28

第2章　硬件描述语言30

2.1　硬件描述30

2.1.1 电路模型的描述30

2.1.2　硬件描述语言33

2.2　VHDL的基本结构35

2.2.1　VHDL模块模型35

2.2.2　对象及其数据类型37

2.2.3　表达式47

2.2.4　子程序——过程与函数52

2.2.5　程序包与设计库56

2.3　VHDL层次化结构模型60

2.3.1　实体声明60

2.3.2　元件例化62

2.3.3　配置指定64

2.4　VHDL的顺序行为描述70

2.4.1　进程71

2.4.2　顺序信号赋值语句74

2.4.3　变量赋值语句75

2.4.4　条件控制语句76

2.4.5　循环控制语句77

2.4.6　顺序断言语句79

2.4.7　顺序过程调用80

2.4.8　返回语句81

2.4.9　空语句81

2.5　VHDL的并行行为描述82

2.5.1　并行信号赋值语句82

2.5.2　并行断言语句85

2.5.4　决断信号86

2.5.3　并行过程调用语句86

2.6　VHDL行为模型的执行过程89

2.6.1　事项处理与事件89

2.6.2　信号赋值中的延迟处理90

2.6.3　模拟时钟与模拟周期94

2.6.4　实例95

2.7　VHDL的复合并行语句98

2.7.1 block语句98

2.7.2 生成语句100

2.8　大型电路设计举例102

2.8.1　交通灯控制器102

2.8.2　用有限自动机描述系统行为103

2.9 Verilog语言简介109

2.9.1 Verilog基本组成109

2.9.2 Verilog结构描述111

2.9.3　对象类型与常数112

2.9.4　基本行为模型——进程112

2.9.5　持续赋值与过程赋值114

2.9.6　控制语句115

2.9.7　任务与函数116

2.9.8　顺序语句块和并行语句块118

2.9.9　混合描述举例120

本章小结123

习题124

参考文献133

第3章　模拟验证135

3.1　模拟验证概述135

3.1.1　验证在设计过程中的作用135

3.1.2　模拟系统的基本组成137

3.2　逻辑模拟139

3.2.1　逻辑模拟内部电路模型139

3.2.2　事件驱动模拟算法144

3.2.3　三值模拟与竞争冒险检测154

3.3.1 VHDL模拟系统的组成157

3.3 VHDL模拟157

3.3.2 VHDL内部模型160

3.3.3 VHDL模拟算法164

3.4　硬件验证语言169

3.4.1　硬件验证语言出现的背景169

3.4.2　用硬件验证语言实现模拟验证的方法170

3.4.3 Jeda语言的运行机制173

3.4.4 Jeda语法特点175

3.4.5 Jeda验证实例179

本章小结188

习题189

参考文献192

第4章　逻辑综合193

4.1　逻辑综合的内容和方法193

4.2　布尔函数的立方体表示法197

4.3.1　基本概念199

4.3　立方体运算199

4.3.2　相交和包含判断的具体实现207

4.3.3　锐积运算209

4.3.4　星积运算216

4.4　多输出函数与单输出函数的阵列变换218

4.4.1　单输出函数的表示形式219

4.4.2　阵列合并220

4.4.3　阵列分离220

4.5　单输出函数质立方体的计算221

4.5.1　锐积求质立方体221

4.5.2　迭代星积求质立方体221

4.5.3　广义星积法求质立方体223

4.6　单输出函数的自动综合226

4.6.1　选拔法求最小化覆盖227

4.6.2　收缩算法求无冗余覆盖231

4.7.1　收缩算法求无冗余覆盖232

4.7　多输出函数的自动综合232

4.7.2　选拔法求最小化覆盖235

4.8　组合逻辑电路的变换237

4.8.1　多级逻辑电路转化为二级逻辑电路237

4.8.2　二级逻辑电路转化为多级逻辑电路240

4.9　时序逻辑电路的自动综合244

4.9.1　时序电路的数学模型245

4.9.2　完全规定时序机状态最小化246

4.9.3　不完全规定时序机的状态化简250

4.9.4　时序机的状态分配255

本章小结257

习题258

参考文献263

第5章　高层次综合265

5.1　高层次综合概述265

5.1.1　高层次综合的概念265

5.1.2　高层次综合的优点266

5.2.1　编译与转换267

5.2　高层次综合的内容267

5.2.2　调度与分配272

5.2.3　控制器综合273

5.2.4　结果生成与反编译274

5.2.5　高层次综合中的设计空间搜索276

5.3　调度技术276

5.3.1　调度的基本问题276

5.3.2　调度算法的分类279

5.3.3 ASAP调度算法与ALAP调度算法281

5.3.4　列表调度算法285

5.3.5　调度中控制结构的处理287

5.3.6　调度中的功能单元库297

5.4　分配技术299

5.4.1　分配的基本问题299

5.4.2　分配算法301

5.5.1　具有分支控制结构时操作的移动309

5.5　高层次综合中的优化技术309

5.5.2　控制数据流图的结构变换311

本章小结316

习题317

参考文献322

第6章　形式验证325

6.1　形式验证概述325

6.1.1　形式验证的意义325

6.1.2　形式验证的基本方法327

6.2　定理证明330

6.2.1　形式逻辑330

6.2.2 高阶逻辑定理证明系统HOL334

6.2.3　用HOL验证硬件电路338

6.3　模型检验340

6.3.1　模型检验概述340

6.3.2　系统建模：Kripke结构342

6.3.3　性质表示：时态逻辑344

6.3.4　显式模型检验348

6.4　符号模型检验352

6.4.1 时态逻辑的固定点特性353

6.4.2　布尔函数的表示方法—一二叉判别图356

6.4.3　用BDD隐式表示有限状态机360

6.4.4 CTL符号模型检验363

6.5　定界模型检验365

6.5.1　可满足性问题365

6.5.2　时态逻辑的定界语义368

6.5.3　定界模型检验问题到SAT问题的转化369

6.6　组合电路的等价性检验372

6.7　时序电路的等价性检验375

6.7.1　基于显式状态遍历的等价性检验376

6.7.2 基于BDD隐式状态遍历的等价性检验377

本章小结379

习题381

参考文献384

第7章　测试与可测性设计386

7.1　测试的概念386

7.1.1　测试与故障诊断386

7.1.2　故障模型387

7.1.3　测试集388

7.1.4　等价故障390

7.2　路径敏化法测试码生成394

7.2.1　单路径敏化法395

7.2.2　D算法397

7.2.3　路径敏化算法的改进405

7.3　布尔差分法409

7.4　多故障的测试码生成415

7.4.1 多故障模型的D算法415

7.4.2　高阶布尔差分法416

7.5　时序电路的测试码生成419

7.5.1　时序电路的迭代展开419

7.5.2　扩展D算法421

7.6.1　并行故障模拟424

7.6　故障模拟424

7.6.2　演绎故障模拟425

7.6.3　同时故障模拟427

7.7　可测性设计428

7.7.1　可测性分析428

7.7.2　设置观察点和控制点434

7.7.3　组合电路的可测性电路结构435

7.7.4　扫描方式电路设计438

7.7.5　内建自测试设计440

本章小结442

习题443

参考文献446

8.1　深亚微米工艺对集成电路设计的影响448

8.2　综合与布图结合448

第8章　面向深亚微米工艺的EDA技术448

8.2.1　布图过程中减小时延的措施449

8.2.2　综合过程中减小时延的措施450

8.2.3　布局后再局部逻辑重构的综合系统450

8.2.4　可替换线算法451

8.2.5　基于图匹配的等价逻辑块替换算法455

8.3　面向SOC的设计技术458

8.3.1 系统描述459

8.3.2　软硬件划分461

8.3.3　软硬件协同设计与验证463

8.3.4　基于平台的软硬件协同设计与验证464

本章小结466

习题466

参考文献467

第9章　用EDA工具设计集成电路468

9.1　MAX＋plusⅡ的使用方法469

9.1.1　安装MAX＋plusⅡ469

9.1.2　设计流程471

9.1.3　设计的原理图描述473

9.1.4　设计的VHDL描述478

9.1.5　编译482

9.1.6　模拟485

9.1.7　时序分析器488

9.1.8　对目标器件编程489

9.1.9　引脚分配490

9.1.10　报告文件496

9.2　设计实例和设计技巧497

9.2.1　VHDL可综合子集497

9.2.2　运算符重载498

9.2.3　寄存器的行为描述500

9.2.4　组合逻辑与时序逻辑502

9.2.5　有限状态机的状态编码504

9.2.6　交通灯控制器505

习题510

本章小结510

参考文献526

附录A VHDL预定义环境527

A.1 VHDL保留字527

A.2 属性528

A.2.1 类型和子类型的属性528

A.2.2 数组的属性530

A.2.4　其值与信号有关的属性532

A.2.3　其值为信号的属性532

A.2.5　其值与实体有关的属性534

A.3　程序包536

A.3.1　标准程序包STANDARD536

A.3.2　文本输入输出程序包TEXTIO544

A.3.3　IEEE多值逻辑系统标准包std_logic_1164546

A.3.4　std logic_unsigned549

A.3.5　std_logic_signed551

附录B　英汉名词对照表553